Курсовая работа: Расчет геометрических размеров резисторов и разработка топологии интегральных микросхем

Рис.1 Электрическая схема варианта № 1

1.2 Конструктивно-технологические данные и ограничения

Конструктивные и технологические ограничения, которые учитываются при разработке топологии интегральной микросхемы на биполярных транзисторах, изображены на рисунке 2. Расшифровка рисунка приведена в таблице 1.

Рис. 2 Конструктивно-технологические ограничения при разработке топологии интегральной микросхемы на биполярных транзисторах.

Таблица 1 Конструктивно-технологические данные и ограничения

Минимально допустимые размеры		мкм
Ширина линии скрайбирования слоя		60
Расстояние от центра скрайбирующей полосы до края слоя металлизации или до края диффузионной области		50-100
Ширина проводника d3 при длине < 50 мкм		4
Расстояние между проводниками d4 при длине < 50 мкм		3
Перекрытие металлизации контактных окон в окисле к элементам ИМС d20		2
Расстояние от края контактного окна р+ разделительных областей для подачи смещения до края области разделения <d21		6
Расстояние от края контактного окна к изолированным областям n-типа для подачи смещения до края области разделения d22		6
Размер контактных площадок для термокомпрессионной приварки проводников dl		100
Расстояние между контактными площадками d2		70
Ширина проводника d3 при длине > 50 мкм		6
Расстояние между проводниками d 4 при длине > 50 мкм		4
Размер контактных площадок текстовых элементов рабочей схемы		50x50
Размеры контактного окна к базе dl5		4x6
Размеры контактного окна к эмиттеру dl6		4х4;3х5
Размеры окна вскрытия в окисле		2,5x2,5
Размеры окна в пассивирующем окисле d 23		100x100
Ширина области разделительной диффузии d 5		4
Расстояние от базы до области подлегирования разделительной диффузии d 6		10
Расстояние между краем области подлегирования коллекторного контакта и краем разделительной области d7		10
Расстояние между краем разделительной области и краем скрытого п+ -, слоя d 8		7
Расстояние между краем контактного окна в окисле и к базе и краем базы d 1		3
Расстояние между эмиттерной и базовой областями d 11	3
Расстояние между краем контактного окна в окисле к эмиттеру и краям эмиттера dl	3
Расстояние между контактными окнами к базе и эмиттеру	4
Расстояние между базовыми областями, сформированными в одном коллекторе	9
Расстояние между контактным окном к коллектору и областью разделительной диффузии dl4	6
Ширина области подлегирования п+ - слоя в коллекторе dl7	8
Ширина к контактному окну к коллектору dl8	4
Ширина резистора dl3	5
Ширина диффузионной перемычки	3
Расстояние от края окна в пассивации до края контактной площадки d 20	6
Расстояние между соседними резисторами d25	7
Расстояние между диффузионными и ионно-легированными резисторами	4
Расстояние между контактной площадкой и проводящей дорожкой d 26	20
Ширина скрытого п+ - слоя	4
Расстояние между контактными площадками текстовых элементов	40
Перекрытие металлизации контактных окон в окисле к элементам ИМС d2o	2
Расстояние от края контактного окна р+ к разделительным областям для подачи смещения до края области разделения d 21	6
Расстояние от края контактного окна к изолированным областям n-типа для подачи смещения до края области разделения d 22	6

2. Обзор литературы

2.1 Классификация ИМС и их сравнение

В процессе развития микроэлектроники (МЭ), начиная с 1960 г., номенклатура ИС непрерывно изменялась. При этом отдельные типы ИС нередко рассматривались как альтернативные, т. е. исключающие все другие. В настоящее время каждый из основных типов ИС занял свое, относительное стабильное место в микроэлектронике. Выше, иллюстрируя общую идею интеграции, мы имели в виду главный тип ИС — полупроводниковые.

По способу изготовления и получаемой при этом структуре различают два принципиально разных типа интегральных схем: полупроводниковые и пленочные.

Рис. 3. Структура элементов полупроводниковой ИС

Полупроводниковая ИС — это микросхема, элементы которой выполнены в приповерхностном слое полупроводниковой подложки. Эти ИС составляют основу современной микроэлектроники (рис. 3).

Пленочная ИС — это микросхема, элементы которой выполнены в виде разного рода пленок, нанесенных на поверхность диэлектрической подложки (рис. 4). В зависимости от способа нанесения пленок и связанной с этим их толщиной различают тонкопленочные ИС (толщина пленок до 1—2 мкм) и толстопленочные ИС (толщина пленок от 10—20 мкм и выше).

Рис. 4 . Структура элементов пленочной ИС:

1 — верхняя обкладка; 2 — нижняя обкладка; 3 — диэлектрик; 4 — соединительная металлическая полоска

Поскольку до сих пор никакая комбинация напыленных пленок не позволяет получить активные элементы типа транзисторов, пленочные ИС содержат только пассивные элементы (резисторы, конденсаторы и т. п.). Поэтому функции, выполняемые чисто пленочными ИС, крайне ограничены. Чтобы преодолеть эти ограничения, пленочную ИС дополняют активными дискретными компонентами, располагая их на той же подложке и соединяя с пленочными элементами (рис. 5). Тогда получается смешанная — пленочно-дискретная ИС, которую называют гибридной. Гибридная ИС (или ГИС) — это микросхема, которая представляет собой комбинацию пленочных пассивных элементов и дискретных активных компонентов, расположенных на общей диэлектрической подложке. Дискретные компоненты, входящие в состав гибридной ИС, называют навесными, подчеркивая этим их обособленность от основного технологического цикла получения пленочной части схемы. Помимо диодов и транзисторов, навесными компонентами могут быть и полупроводниковые ИС, т. е. компоненты повышенной функциональной сложности.

Ещё один тип «смешанных» ИС, в которых сочетаются полупроводниковые и плёночные интегральные элементы, называют совмещёнными.

Совмещённая ИС – это микросхема, Укоторой активные элементы выполнены в поверхностном слое полупроводникового кристалла (как у полупроводниковой ИС), а пассивные нанесены в виде пленок на предварительно изолированную поверхность того же кристалла (как у пленочной ИС).

Рис. 5.Структура гибридной ИС: