Курсовая работа: Розробка мікропроцесорної системи МПС управління та керування обєктом на базі одно кристального

Системи дискретного вводу та виводу інформації являють собою системи прийому та видачі сигналів дискретної форми сигналу, тобто цифрові сигнали. Для підвищення точності сигналів та уникнення неоднозначності у інтерпретації даних необхідно ввести у склад обох систем гальванічні розв’язки сигналів.

Структурна схема МПС управління та керування об’єктом представлена у додатку А.

2 Розробка функціональної схеми МПС

На базі структурної схеми, що представлена у попередньому розділі, була розроблена функціональна схема МПС управління та керування об’єктом.

На даній схемі представлені більш детально всі вказані у завданні елементи системи.

Для узгодження максимальної вхідної напруги від датчиків, що підключені до несиметричних входів АЦП, з максимальною напругою, що він може обробити, використовуємо дільник напруги та аналоговий буферний повторювач.

При підключенні сигналів від датчиків до диференційних входів АЦП використовуватись буде пряме безпосереднє підключення.

Система аналогового виводу інформації складається з ШІМ, побудованого на базі таймера/ лічильника Т1, та фільтру низьких частот Батерворта другого порядку.

Дискретні входи та виходи оснащені гальванічним розв’язком сигналу на основі оптрону, що дозволяє виключити вирівнюючи струми та привести у відповідність номінали рівнів логічної одиниці та нуля, тим самим зменшити взаємний вплив окремих пристроїв, що мають різне енергопостачання.

МК має двонаправлену мультиплексовану шину адреси/ даних, й для коректної роботи ОЗП необхідно додатково під’єднати буферний регістр адреси, на який підключатимуться молодші розряди адреси.

Функціональна схема МПС представлена у графічній частині курсової роботи.

3 Розробка принципової схеми МПС

3.1 МК та його система тактування

В даній курсовій роботі розробляється система управління та керування об’єктом на базі одно кристального RISK AVR-МК ATMega1281V-8AU.

ATmega1281V - малопотужний 8-розрядний. КМОП МК, виконаний на основі AVR-ядра з RISC-архітектурою. За рахунок виконання більшості інструкцій за один машинний цикл досягає продуктивності 1 млн. операцій за секунду при тактовій частоті 1 МГц.

AVR ядро об’єднує великий набір інструкцій із 32 робочими регістрами загального призначення. Всі 32 регістра безпосередньо підключені до арифметико-логічного пристрою, що дозволяє вказати два регістри у одній інструкції та виконати її за один цикл. Дана архітектура володіє більшою ефективністю коду й у 10 разів більшою продуктивністю в порівнянні із CISC мікроконтролерами.

Окрім цього до складу МК входять наступні елементи:

Енергонезалежні пам’яті програм і даних:

- флеш- пам’ять розміром 128 кбайт із можливістю перезапису до 10 тыс. разів.

- Опціональний загрузочний сектор з роздільними бітами захисту.

- Можливість самопрограмування програмою у загрузочному секторі

- Підтримка читання під час запису

- 4 кбайт ЭСППЗУ з можливістю перезапису до 100 тыс. разів

- 8 кбайт внутрішнього статичного ОЗП

- Зовнішній адресний простір ємністю до 64 кбайт

- Програмований захист коду програми

Інтерфейс JTAG (сумісний із стандартом IEEE 1149.1)

Відмінні властивості периферійних пристроїв

- Два 8-разр. таймера-лічильника з окремим попереднім дільником та режимом порівняння