Лабораторная работа: Кодирование и декодирование
Рис.2.1 Устройство формирования проверочных разрядов.
Формирование проверочных разрядов начинается сразу же при поступлении информационных разрядов. После поступления последнего информационного разряда в ячейках регистра устройства деления получаются проверочные разряды.
Процесс формирования проверочных разрядов иллюстрируется следующей табл. 2.1.
Табл. 2.1 Процесс формирования проверочных разрядов.
| содержание ячеек | |||||
| такты | 1 | 2 | 3 | 4 | 5 |
| исх. сост. | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 |
| 2 | 1 | 1 | 0 | 0 | 0 |
| 3 | 0 | 1 | 1 | 0 | 0 |
| 4 | 1 | 0 | 1 | 1 | 0 |
| 5 | 0 | 1 | 0 | 1 | 1 |
| 6 | 1 | 0 | 1 | 0 | 1 |
| 7 | 1 | 1 | 0 | 0 | 1 |
После окончания формирования проверочных разрядов их нужно передать в канал вслед за информационными. Поэтому кодер, помимо устройства вычисления проверочных разрядов должен еще содержать ключ 1 (рис.2.2), который, замыкаясь после окончания формирования проверочных разрядов, пропускает через себя в канал сформированные проверочные разряды. Пока проверочные разряды не сформированы - он разомкнут. Кодер содержит еще ключ 2. Этот ключ отключает цепь обратной связи при выводе проверочных разрядов в канал (на вход модулятора). В противном случае выходящие в канал проверочные разряды, поступая по цепи обратной связи на сумматоры, изменяют уже сформированные разряды.
Схема кодера представлена на рис.2.2.
Рис.2.2.
Схема кодера.
В качестве декодирующего устройства при обнаружении ошибок может служить схема кодирующего устройства с небольшими изменениями (рис. 2.3). В состав его входят: буферный регистр на k разрядов, декодирующий регистр, схема которого аналогична схеме кодирующего устройства, схемы ИЛИ и ключи К1, К2.
Рис. 2.3 Схема декодирующего устройства.
Принимаемая последовательность записывается в ячейки буферного регистра и поступает в декодирующий регистр. На k-м такте ключ К1 закрывается, благодаря чему в буферном регистре оказываются лишь информационные разряды принимаемой комбинации. Проверочные разряды продолжают поступать в декодирующий регистр. На n-м такта, после приема последнего разряда кодовой комбинации, открывается ключ К2. Если комбинация принята без ошибок, то в ячейках декодирующего регистра будут записаны нули, а сигнал "ошибка" будет отсутствовать. Наличие же в тех или иных ячейках декодирующего регистра единиц свидетельствует об ошибках в принимаемой информации. На выходе схемы ИЛИ в таком случае появляется сигнал "ошибка", который может быть использован для стирания ошибочно принятой информации, накопленной в буферном регистре.
В табл.2.2 приведены значения сформированных комбинаций синдрома в ячейках декодирующего регистра.
Табл.2.2. Процесс формирования проверочных разрядов синдрома в декодирующем устройстве.
| состояние ячеек | |||||
| инф | 1 | 2 | 3 | 4 | 5 |
| 1 | 1 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 | 0 |
| 1 | 1 | 0 | 1 | 1 | 0 |
| 0 | 0 | 1 | 0 | 1 | 1 |
| 0 | 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 0 | 1 |
Итак, синдром (001) отличен от нуля, что свидетельствует о наличии ошибки. Исправление последней производится следующим образом: ключ К2 отключает декодирующий регистр от входа декодирующего устройства и в буферный и декодирующий регистры подаются тактовые импульсы. Номер такта, при котором в схему И считывается комбинация синдрома 100, совпадает с номером искаженного разряда кодовой комбинации.
3 ЛАБОРАТОРНАЯ РАБОТА №2
Тема: «Исследование сверточного кода»
Цель работы:
1. Изучить работу кодера и декодера сверточных кодов по алгоритму Витерби.
1. Проанализировать исправляющую способность декодера.
Расчеты:
Сверточные коды можно рассматривать как частный случай блоковых кодов, но наличие сверточной структуры наделяет его дополнительными свойствами, улучшающими его характеристики. Как любой корректирующий код, сверточные коды защищают информацию, добавляя избыточные символы. Кодирующее устройство сверточного кода со скоростью R = k/n (рис. 3.1) обрабатывает входную последовательность, состоящую их k информационных символов, и вычисляет п кодовых (канальных) символов (n > к). Если один (например первый) из n символов текущего блока повторяет текущий информационный бит, код называется систематическим.
Рис.3.1 Кодирующее устройство сверточного кода со скоростью R = k/n.
Сверточный кодер с кодовым ограничением v представляет собой регистр памяти для хранения т информационных символов и преобразователь информационной последовательности в кодовую последовательность. Процесс кодирования производится непрерывно. Информационные двоичные символы {ai} поступают на вход регистра сдвига с т ячейками, в котором символы кодовой последовательности формируются суммированием по модулю 2 символов с выходов некоторых ячеек. Подключение сумматоров к ячейкам регистра задается генераторными полиномами g1(x) и g2(x).
Будем полагать, что кодирование производится с использованием сверточного (7,5)-кода. Схема сверточного кодера в этом случае будет иметь вид (рис.3.2)