Курсовая работа: Дільник частоти з коефіцієнтом ділення К = 210 на JK-тригерах

Двійкові лічильники, що віднімають, окремо використовуються рідко. У реверсових лічильниках операції віднімання і складання організуються разом.

Дільник частоти - пристрій, який при поданні на його вхід періодичної імпульсної послідовності формує на виході таку ж послідовність, але що має частоту повторення імпульсів, в певну кількість раз меншу, ніж частота повторення імпульсів вхідної послідовності.

Відмінність дільників частоти від лічильників полягає в наступному: у лічильнику кожна комбінація стану тригерів визначає в деякій системі числення число імпульсів, що поступили до даного моменту часу. У дільнику частоти послідовність станів може бути вибрана довільною. [2]

1.2 Огляд аналогічних пристроїв

Підсумовуючий лічильник із наскрізним перенесенням.

При наскрізному перенесенні тригери лічильника об'єднуються в групи, усередині кожної групи здійснюється паралельне перенесення, а між групами - послідовне.

На рисунку 1.2 представлена схема лічильника із наскрізним перенесенням, кожна група якого містить по два тригери. При такій організації перенесення всі схеми множення повинні бути двовходовими. Час встановлення коду в лічильнику із наскрізним перенесенням визначається затримкою перемикання тригера, затримка перемикання схем „І” і інвертора в одній групі і кількістю груп. Таким чином, швидкодія такого лічильника є проміжною між швидкодіями лічильників з послідовним і паралельним перенесенням.

Рисунок 1.2 – Схема підсумовуючого лічильника із наскрізним перенесенням

Реверсовий лічильник.

Для побудови віднімаючого лічильника досить подати сигнал перенесення на тригер старшого розряду не з прямого виходу попереднього тригера, а з інверсного. Для побудови реверсового лічильника (рисунок 1.3) треба об’єднати функції підсумовуючого та віднімаючого лічильників.

Рисунок 1.3 - Схема реверсового лічильника

Зв'язки між тригерами реверсового лічильника відповідають як підсумовуючому лічильнику, так і віднімаючому, але працює тільки один із зв'язків, який визначається командою “Реверс” і подається на елементи „І-НІ”, включені в ланцюзі передачі сигналу перенесення (рисунок 1.3). [3]

Двійковий лічильник з паралельним перенесенням.

Двійкові лічильники з паралельним (одночасним) перенесенням будуються на синхронних Т- тригерах (рисунок 1.4). Ланцюг паралельного перенесення побудований на елементах „І”. По мірі збільшення розрядності лічильника кількість входів у схем „І” зростатиме.

Формування сигналів Ті в ланцюзі паралельного перенесення відбувається одночасно і закінчується до приходу наступного чергового рахункового сигналу Т0. Тому всі тригери в лічильнику як з паралельним, так і із наскрізним перенесенням перемикаються одночасно.

Введення ланцюга паралельного перенесення дозволяє скоротити час розповсюдження сигналів перенесення.

Рисунок 1.4 - Схема двійкового лічильник з паралельним перенесенням.

Структурна організація двійкових лічильників з паралельним перенесенням значно спрощується, якщо їх будувати на JK-тригерах з вбудованими логічними елементами І. [4]

1.3 Розробка схеми електричної функціональної

Для побудови схеми електричної принципової дільника частоти необхідно побудувати схему електричну функціональну.

Більш економічні, а тому і більш розповсюджені лічильники, які побудовані на лічильних Т-тригерах. Після кожного тактового імпульсу Т сигнал на вході змінюється на протилежний і тому частота вихідних імпульсів вдвічі менша частоти імпульсів, що надходять.

На рисунку 1.5 приведена функціональна схема асинхронного двійкового лічильника.

Рисунок 1.5 - Асинхронний двійковий лічильник із послідовним перенесенням

Зібравши послідовний ланцюжок з n лічильних тригерів (з'єднуючи вихід попереднього тригера із входом С наступного), ми отримаємо частоту . При цьому кожний вхідний імпульс змінює код числа на виході лічильника на 1 в інтервалі від 0 до

Швидкодія двійкового лічильника із послідовним перенесенням залежить від швидкодії тригера молодшого розряду, так як кожний наступний тригер зменшує частоту сигналів, які надходять на його вхід, і дорівнює часу Тсч розповсюдження сигналів перенесення.

Час Тсч макс встановлення коду в лічильнику із послідовним перенесенням дорівнює:

Тсч.макс = ntТ (1.1)

де: n – кількість розрядів лічильника; tТ – час затримки сигналу в одному розряді лічильника.

Перед початком переліку лічильник встановлюється сигналом „Уст.0” в стан логічного „0”, а потім в лічильник може бути записаний будь який трирозрядний Х2Х1Х0 паралельний код. Нехай в лічильник записаний двійковий код «111». Після подання 7-го вхідного сигналу Т0 в лічильнику буде встановлений код «000», а 8-ий вхідний сигнал Т0 встановить лічильник в стан «111» (рисунок 1.6).

??????? 1.6 ? ?????? ???????? ?????? ?????????? ??????????

Чим більше розрядність тим швидше перехідні процеси в лічильнику і тим нижче частота його роботи. Однак лічильники із послідовним перенесенням під час їх побудови характеризуються малою кількістю елементів и міжелементних зв’язків.

Асинхронний двійковий лічильник може бути побудований на D- та JK – тригерах, які працюють в режимі лічильного Т – тригера.

Побудувати лічильник на однорозрядних JK – тригерах, число яких дорівнює числу розрядів лічильного коду, можно шляхом об’єднання прямого виходу Qі молодшого розряду, на якому формується сигнал перенесення, із синхронізуючим входом С тригера старшого розряду (рисунок 1.7).

Рисунок 1.7 – Схема електрична функціональна 4-розрядного лічильника прямої лічби із послідовним перенесенням