Курсовая работа: Микропроцессорная система дрессировочного стана

Учебный лабораторный комплекс SDK-1.1 предназначен для освоения архитектуры и методов проектирования:

• Систем на базе микропроцессоров и однокристальных микроЭВМ:

• Встраиваемых контроллеров и систем сбора данных:

• Периферийных блоков вычислительных систем:

• Подсистем ввода-вывода встраиваемых систем.

Рис 2. Структурная схема стенда

Описание архитектуры стенда

Основу лабораторного комплекса микропроцессорный стенд SDK-1.1 на базе процессора ADuC812 или ADuC842.

Аппаратные блоки стенда:

-вычислительное ядро на основе 8-разрядного процессора ADuC812 (ADuC842), FLASH-памяти и внешнего ОЗУ объемом до 512Кб. Процессорное ядро является клоном ядра Intel MCS51.

-COM-порт для связи с ПК (интерфейс RS232C);

-жидкокристаллический индикатор для вывода текста с поддержкой русского алфавита (2 строки по 16 символов);

-программируемая логическая интегральная схема (ПЛИС) семейства MAX3000A фирмы Altera. В очень упрощенном виде ПЛИС представляет собой набор макроячеек и механизм для организации связи между ними. Микросхема EPM3064A содержит 64 макроячейки. В стенде SDK-1.1 MAX3064A используется как расширитель портов ввода-вывода. Микросхема MAX3064A подключена к внешней шине ADuC812

-порт дискретного ввода-вывода, предназначенный для ввода и вывода информации, представленной в двоичном виде. Сигнал на входе или выходе дискретного порта может принимать значение логического нуля или единицы. В SDK-1.1 дискретные порты выведены на разъем J3. Эти порты можно использовать для подключения модулей SDX или каких- либо других внешних устройств. Кроме этого, к дискретным входам-выходам подключены DIP переключатели, позволяющие задавать фиксированные значения сигналов на входах.

-аналоговый порт ввода на базе 8-миканального 12-тиразрядного АЦП;

-аналоговый порт вывода на основе двух 12-тиразрядных ЦАП;

-EEPROM-память емкостью 640 байт;

-второй блок EEPROM-памяти емкостью до 32 Кб, подключенный к вычислителю через интерфейс I2C;

-три 16-тиразрядных таймера-счетчика с внешними счетными входами (возможностью подачи сигналов через переключатели стенда) и блоком захвата/сравнения для измерения параметров и/или формирования дискретных сигналов;

-сторожевой таймер;

-линейку из 8 сигнальных светодиодов;

-акустический пьезокерамический излучатель;

-матричная клавиатура на 16 клавиш организована в виде матрицы 4x4. Доступ к колонкам и рядам организован как чтение/запись определенного байта внешней памяти (4 бита соответствуют 4 колонкам, другие 4 бита - рядам). При нажатии на кнопку, происходит изменение значения сигнала на входе соответствующего ряда с единицы на ноль

-часы/календарь с возможностью подключения внешней батареи питания.

Распределение памяти

Стандартная для архитектуры 8051 структура внутренней памяти представлена четырьмя банками по 8 регистров общего назначения (диапазоны адресов 00h-07h, 08h-0Fh, 10h-17h, 18h-1Fh), битовым сегментом (20h-2Fh), свободным участком 30h-7Fh, областью размещения SFR (регистров специального назначения) 80h-FFh, доступной при прямой адресации, и свободной областью 80h-FFh, доступной при косвенной адресации.

Внешняя память SDK-1.1 разбита на следующие области: AduC812 Flash/EE, SRAM,MAX.

Flash/EE. Это область, в которой располагается таблица векторов прерываний и резидентный загрузчик файлов в формате HEX в память SRAM.