Курсовая работа: Обработка сигналов на основе MCS-51

MOV R3, А

ORL А, R4 ; логическое ИЛИ весового разряда и цифрового эквивалента

MOV Р1, А ; выдача в Р1

JBC T0, ENDUGH; если Т0=1, то аналоговый эквивалент выданного байта больше чем U_BX и сохраняется в R4, если наоборот, то установленный бит запоминается в R4

MOV R4, А

ENDUGH: DJNZ R5, LOOP; декремент R5 и если не 0, то переход к анализу следующего бита

Пример 59. Реализация АЦП методом двойного интегрирования.

Метод двойного интегрирования заключается в следующем (рис. 11). Сначала интегрируется входной опорный сигнал Е_ОП . На выходе интегратора устанавливается отрицательный потенциал, после чего интегрируется входной аналоговый сигнал за строго определенное время Т1. Т1 отсчитывается от момента перехода сигнала интегратора через 0. Потом подается U_ОП и измеряется время интегрирования Т2, которое пропорционально входному сигналу.

Рисунок 11 – Реализация АЦП двойного интегрирования

Максимальное время преобразования для точности 16 разрядов 2´65.536 мс. Если необходима точность преобразования 8 разрядов, то Т/С0 переключается в режим 8-битного таймера, а время преобразования составляет 2´256 мкс.

Рисунок 12 – Временные диаграммы сигналов АЦП
двойного интегрирования

MOV TMOD,#01H; настройка Т/С0 на режим 16 бит

MOV TH0,#HIGH (NOT(T1)+1); загрузкаТ/С0

MOV TL0,#LOW (NOT(T1)+1)

SETB P1.1 ; настройка Р1.1 на ввод

SETB Pl.0 ; подача Е_ОП на интегратор

WAIT: JB P1.1, WAIT; ожидание появления на выходе интегратора отрицательного уровня сигнала

CLR P1.0 ; подача U_BX на интегратор

WAITT0: JNB P1.1, WAIT0; ожидание момента Т0

SETB TCON.4 ; запуск Т/С0

WAITT1: JNB TCON5, WAITT1; ожидание момента Т1

SETB P1.0 ; подача Е_ОП на интегратор и начало обратного интегрирования

WAITT2: JB P1,1, WAITT2; ожидание момента Т2

CLR TCON.4 ; остановка Т/С0

CLR TCON.5 ; сброс флажка TF0

MOV В, TH0 ; формирование результата в регистровой паре А, В

MOV A, TL0