Курсовая работа: Одноканальное устройство контроля температуры
При проектировании, как селектора адреса, так и формирователя стробов необходимо учитывать время переключения отдельных микросхем. И от того, как долго или быстро будут переключаться логические элементы схемы, зависит работа всего устройства. Время переключения микросхем можно проследить во временных диаграммах, приведенных в графической части расчетно-пояснительной записки.
Для связывания выходов селектора адреса и команд записи/чтения используем два свободных элемента И микросхемы КР1531ЛИ1. При этом на входы элементов И должны подаваться «1». Для этого мы используем микросхему, состоящую из 6 инверторов КР1533ЛН1.
2.2.4 Регистр записи
Для управления работой АЦП необходимо поставить регистр записи данных. В этот регистр при установке на SA0-SA9 адреса 360h, 361 и логического нуля на –IOW будет записываться слово, содержание битов которого следующее:
Бит 0 – бит 7 – установка верхних пределов температуры
Бит 8 – сигнал начала преобразования
Бит 9 – сигнал для разрешения прерывания
Для того чтобы началось преобразование в АЦП, необходимо записать в порт 360h данные. При записи логической 1 в нулевой бит слова подключит датчик. Для записи информации в регистр необходимо подать на вход разрешения записи С логическую 1.
В качестве регистра записи используем микросхему 74ABT821D. Микросхема представляет собой 10-разрядный регистр.
| T°C | Icc ,мкА |
Направление Прохождения Сигнала | Ttip , нс | Tmax , нс | f, МГц | Тип корпуса |
| -40...85° | 27000 | CLK→Q | 4,6 | 6,7 | > 125 | 24SOIC |
2.2.5 Цифро-аналоговый преобразователь
ЦАП формирует цифровой вход предела верхней температуры из аналогового кода, взятого с регистра записи. В качестве ЦАП испольем микросхему AD557.
2.2.6 Регистр чтения
Для передачи данных от АЦП на шину используется микросхема 54AC373/2A.
| T°C | Icc ,мкА |
Направление Прохождения Сигнала | Ttip , нс | Tmax , нс | Тип корпуса |
| -55...125° | < 8 | D→Q | 8,5 | 12,5 | 20LCC |
Для управления регистром используются сигналы V. На этот вывод будет подаваться строб чтения данных –RD. При появлении на входе С регистра лог.1 в регистр записывается информация о состоянии температуры на датчике. При подачи на вход V лог. 1 регистр выводит информацию на выходы.
2.2.7 Транслятор прерывания
Для управления аппаратными прерываниями во всех типах IBM PC в прошлом использовались микросхемы программируемого контроллера прерываний Intel 8259. В современных компьютерах данная микросхема интегрирована в состав их контроллера прерываний. Поскольку в каждый момент времени может поступить не один запрос, микросхема имеет схему приоритетов. В IBM PC AT имеется 15 уровней приоритетов и 1 уровень для каскадирования контроллеров прерываний. Обращения к соответствующим уровням обозначаются сокращениями от IRQ0 до IRQ15, которые означают сигналы запросов на прерывание. Максимальный приоритет соответствует уровню 0. Уровни IRQ0-IRQ7 обрабатываются первой микросхемой 8259, а добавочные 8 уровней обрабатываются второй микросхемой 8259; этот второй набор уровней имеет приоритет между IRQ2 и IRQ3. Запросы на прерывание 0-7 соответствуют векторам прерываний от 8H до 0FH; прерывания 8-15 обслуживаются векторами от 70H до 77H.
Для разрабатываемого адаптера выбираем зарезервированный уровень прерываний IRQ10. Данному уровню соответствует вектор 72h.
Для осуществления прерываний от устройств ввода/вывода должно выполняться два условия:
1) Формирователь прерываний должен иметь тристабильный выход. 2) Запрос на прерывание должен программно сниматься.
В данной работе формирователь запросов на прерывания построим из D-триггера, на вход синхронизации которого будет подаваться сигнал готовности АЦП –Z0.
В качестве D-триггера используется микросхема КР15554ТМ2.
2.3 Описание временных диаграмм
Начало цикла записи/чтения устройства ввода/вывода начинается с такта T – такта статуса. Он, как и другие такты, длится 125 нс. В этом первом такте по заднему фронту сигнала SysCLK (сигнал системного тактового генератора) формируется сигнал BALE (сигнал стробирования адресных разрядов, разрешение защелкивания адреса). По переднему фронту сигнала BALE начинается установка адреса на линиях SA0-SA9 (это значащие линии для проектируемого устройства).
Суммарная временная задержка распространения сигнала через селектор адреса составляет 47,5 нс: 6 нс для элемента DD1, 35 нс для элемента DD4, 6,5 нс для элемента DD5.
Если с магистрали пришла команда записи -IOW, то через время задержки на элементах DD2.3 (6 нс), DD7.1 (14 нс), равной 20 нс, формируется передний фронт сигнала WR, по которому происходит фиксация данных подаваемых с шины на вход регистра DD3. После времени задержки на микросхеме DD3 (6,7 нс) записанные данные поступают на управляющие выводы АЦП.