Курсовая работа: Разработка печатного модуля РЭС с использованием учебных алгоритмов САПР

Шаг 3.

Для элемента X введем функционал:

L (x)= (4)

определяющий число цепей, связывающих вершину X и вершины из множества Г и Ir\.

Для упрощения записей будем отождествлять элемент (множество элементов). Для формального вычисления функционала будем пользоваться формулой:

(5)

где – число связей между вершинами и .

Шаг 4.

Из всех вершин выбирается такая, у которой значение функционала минимально. Очевидно, что вершина, для которой это условие будет выполняться, максимально связана с . Эта вершина включается во множество Еr вершин Gr.

Множество вершин подграфа Gr приобретает следующий вид:

(6)

где , а верхний индекс в обозначении в общем случае указывает кол-во шагов выборки.

Шаг 5.

Происходит стягивание вершин подграфа Gr в вершину . Этот процесс далее будем называть факторизацией, вершину – центром факторизации, а количество вершин стянутых в , кроме него самого, – степенью факторизации.

Центр факторизации со степенью факторизации , отличной от нуля, будем обозначать символом и называть гипервершиной степени .

После данного процесса множество преобразуют в одноэлементное множество содержащее гипервершину степени .

В указанных обозначениях первый процесс факторизации запишется следующим образом:

. (7)

В общем случае на ом шаге выборки все указанные преобразования будут иметь вид:

. (8)

=1,2,3…,Кс-1,где Кс –допустимая мощность множества вершин формируемого подграфа (кол-во элементов в конструктивном узле).

Шаг 6.

Действия, описанные в шагах 2,3,4,5, повторяются до полного заполнения формируемого модуля.

Далее весь процесс повторяется до тех пор, пока не будет сформирован (-1) модуль. Последний же –й полностью включает в себя множество , так как

. (9)

1.3 Выполнение компоновки

Данную электрическую функциональную схему распределителя уровней на 10 каналов (рис. 1) разбиваем на 3 блока. Далее выполняем компоновку для каждого блока, для чего представляем их в виде графов, где множеству вершин соответствуют элементы электрической схемы блока, а множество ребер электрическим связям между этими элементами.

1.3.1 Компоновка первого блока


В исходной схеме выделяем однотипные логические элементы. Сведём их в блок 1.

Рис. 2. Блок 1

По блоку 1 составляем граф.

К-во Просмотров: 306
Бесплатно скачать Курсовая работа: Разработка печатного модуля РЭС с использованием учебных алгоритмов САПР