Курсовая работа: Шестнадцатиразрядные микроконтроллеры серии 296 фирмы Intel. Их сравнение по возможностям и быстродействию с современными микроконтроллерами серии MB90 фирмы Fujitsu
2.2 Внутренняя архитектура
Внутренняя архитектура контроллеров серии 296 показана на рис. 2 (на примере 80296SA). Очевидно, что данные микроконтроллеры спроектированы на основе принстонской архитектуры (основанной на принципах фон Неймана), т.к. память для хранения данных и команд не разделена (единое адресное пространство), а микроконтроллер содержит две шины: данных и адреса.
Рис.2 Внутренняя архитектура кристалла 80296SA
На частоте 50 МГц ЦПУ выполняет до 16 млн. оп/с на стандартном наборе команд и до 12,5 млн. оп/с при использовании специальных команд цифровой обработки сигналов. Память ЦПУ имеет одно адресное пространство размером 6 Мбайт, в котором находятся регистры общего назначения, регистры специального назначения, встроенная программная память, внешняя память для программы и данных. ПЗУ имеет объем 2 кбайт и оснащено защитой от несанкционированного доступа. Контроллер памяти работает с 16- и 24-разрядной внешней шиной, причем ширина шины может динамически переключаться, можно вводить циклы ожидания.
Основные компоненты CPU во всех микроконтроллерах семейства MCS-96 — это Регистровый Файл (Register File) и Регистровое Арифметико-Логическое Устройство (Register/Arithmetic Logic Unit - RALU). Регистровый файл - это адресуемое пространство регистров процессора. Ячейки от 00h до 17h - это управляющие регистры ввода-вывода или регистры cпециальных функций (Special Function Registers - SFR). Ячейки 18h и 19h содержат указатель стека, они могут использоваться как обычная RAM-память, когда не выполняются стековые операции. Остальные байты регистрового файла служат как обычная RAM-память, доступная как байт, слово или как двойное слово. CPU выполняет вычисления в RALU. RALU содержит 17-битное арифметико-логическое устройство (ALU), слово состояния программы (PSW), счетчик команд (PC), счетчик циклов и три временных регистра. RALU работает напрямую с регистровым файлом, таким образом, устраняются пересылки через аккумулятор, и обеспечивается прямое управление операциями ввода/вывода через SFR.
Другие составные микропроцессора рассмотрим в пункте 2.3
2.3 Состав встроенных устройств
Таймеры:
Два 16-разрядных таймера TIMER1 и TIMER2 обеспечивают синхронизацию работы устройства ввода-вывода импульсных сигналов с реальным временем и внешними событиями. TIMER1 синхронизируется изнутри, тогда как TIMER2 синхронизируется снаружи.
Генератор сигналов CHIP SELECT (CHIP SELECT UNIT):
Этот узел появился ещё у кристалла 8XC196NP, имеется у 8XC296SA. Он позволяет существенно упростить аппаратуру, необходимую для подключения внешней памяти к процессору, и, тем самым, удешевить систему. Он может генерировать до 6-ти сигналов выборки (Chip Select), с независимо устанавливаемыми циклами ожидания и шириной шины. Кроме того, кристаллы, имеющие Chip Select Unit, имеют демультиплексированную шину, что позволяет отказаться от внешних регистров-защелок и использовать медленную и дешевую память, сохранив при этом быстродействие системы.
Импульсный ввод / вывод EPA (EVENT PROCESSOR ARRAY):
Данный узел пришел на смену HSIO, начиная с кристалла 8XC196KR. EPA имеет более простую архитектуру, чем HSIO, обладая при этом лучшей разрешающей способностью. В HSIO, все входные каналы имеют общую память, 7-уровневое FIFO (firstin/firstout), в которой запоминаются временные отметки, соответствующие событиям на входах. То же касается выходных линий HSIO - все они имеют общую память (8 ячеек), в которую процессор записывает команды для всех выходных каналов HSIO. Поэтому за один такт HSIO может обработать только один входной и один выходной канал. В EPA, каждый канал имеет свой собственный буфер, а выдача и прием сигналов производятся одновременно по всем каналам. Поэтому разрешающая способность EPA выше, чем у HSIO, в 4 раза. Кроме того, EPA - более гибкий узел: каждый его канал может служить и входом, и выходом, тогда как HSIO имеет 4 выходных, 2 входных, и 2 двунаправленных линии.
Дополнительное ОЗУ ( Code RAM ):
Это дополнительное ОЗУ, в котором можно размещать исполняемый код. Этот код будет выполняться очень быстро, так как Code RAM имеет 16-разрядный интерфейс с нулевым циклом ожидания. Code RAM может принести существенную пользу в задачах, где требуется максимально быстрое выполнение только небольших фрагментов кода, позволяя при этом использовать сравнительно медленное и дешевое 8-битное ПЗУ для хранения остальной части программы. Конечно, эту память можно использовать и для размещения данных или стека.
MCS-96 содержит полный набор команд, включающий операции с битами, байтами, словами, двойными словами (беззнаковые 32 бит), длинные операции (32 бит со знаком), работу с флагами, а также переходы и вызовы подпрограмм. Все стандартные логические и арифметические команды работают как с байтами, так и со словами. Команды перехода по установке бита (Jump Bit Set) и очистке бита (Jump Bit Clear) могут работать с каким-либо регистром SFR или с другими байтами регистрового файла. Эти быстрые битовые операции позволяют ускорить функции ввода/вывода.
2.4 Способы адресации
Система команд MCS-96 содержит следующие типы адресации: регистровая (register — direct), косвенная (indirect), автоинкрементная (indirect with autoincrement), непосредственная (immediate), короткая индексная (short-indexed ) и длинная индексная (long-indexed). Эти типы адресации увеличивают гибкость и скорость выполнения команд устройствами MCS-96. Каждая команда использует по крайней мере один из способов адресации.
Регистровая адресация и непосредственная адресация выполняются наиболее быстро. Регистровая адресация обеспечивает доступ к файлу регистров и SFR. Непосредственная адресация использует информацию, следующую за кодом команды, как операнд. Уникальной особенностью микроконтроллера 80296SA является расширение возможностей оконной адресации внутреннего регистрового ОЗУ на область внешней памяти, что позволяет применять быстродействующую прямую регистровую адресацию для доступа не только к внутренней регистровой памяти, но и к внешней памяти.
Оба режима косвенной адресации используют значение слова в регистре как адрес операнда. Автоинкрементная адресация увеличивает адресное слово на единицу после операции с байтом, и на два после операции со словом. Этот способ адресации обеспечивает легкий доступ к справочным таблицам.
Длинная индексная адресация обеспечивает прямой доступ к любой ячейке 64К адресного пространства. Этот способ формирует адрес операнда добавлением 16-битного значения к регистровому слову. Индексирование с нулевым регистром позволяет иметь прямую адресацию к любой ячейке. Короткая индексная адресация формирует адрес операнда добавлением 8-битного значения к регистровому слову.
Кроме того имеются расширенные версии команд прерываемой и непрерывной передачи блока. Множество способов адресации семейства MCS-96 делает легким программирование на языке ассемблера и обеспечивает отличную взаимосвязь с языками высокого уровня. Команды ассемблера, состоят из мнемоники, за которой следуют адрес или данные.
2.5 Система команд
Система команд MCS-96 содержит более 100 команд различного назначения: арифметические команды, логические команды, стековые команды, команды работы с данными, команды перехода, команды вызова, команды условного перехода, команды сдвига, блочные команды, специальные команды, а также прочие команды. Арифметические и логические команды могут использовать любой из способов адресации, доступных в микроконтроллере. Архитектура данной системы команд — CISC (архитектура с полным набором команд). Об этом свидетельствует большое количество машинных команд, разнообразие способов адресации, наличие команд, где обработка совмещается с обращением к памяти. Однако есть отклонение от классической CISC-архитектуры: широко используется работа с регистрами, число регистров (регистровое ОЗУ), в зависимости от модели микроконтроллера, варьируется от 232 до 1500 (в частности 80296SA имеет 512 регистров).
2.6 Работа с внешними и внутренними устройствами
Стандартные I/O порты . 80296SA имеет четыре 8-битных I/O порта.
Все порты могут работать на вход и на выход. Порты 1-3 – это стандартные порты ввода/вывода с индивидуальным выбором специальных сигналов. Порт 4 – также является стандартным портом ввода/вывода, но обладает повышенной пропускной способностью.
Последовательный порт имеет один синхронный режим (Mode0) и три асинхронных (1, 2 и 3). Асинхронные режимы полностью дуплексные, т.е. они могут передавать и принимать данные одновременно. Приемник буферизован так, что прием второго байта может начаться до считывания первого. Передатчик также дважды буферизован. Наиболее общее использование синхронного Режима 0 — расширение возможностей устройств ввода-вывода, использующих регистры сдвигов. Режим 1 - стандартный асинхронный режим, используемый для нормальных последовательных коммуникаций. Структура данных для режима 1 состоит из 10 бит: стартовый, 8 бит данных (LSB первый) и стоповый бит. Если передача бита четности разрешена (PEN=1), бит дополнения до четности посылается вместо восьмого бита данных. Режимы 2 и 3 - девятибитные режимы общего пользования для межпроцессорных коммуникаций. Структура данных, используемых в этих режимах, состоит из 11 бит: стартовый, 9 бит данных (LSB первый) и стоповый бит. Устройства, работающие в режиме 2, будут вырабатывать прерывание при приеме только тогда, когда девятый информационный бит будет установлен. Устройства, работающие в режиме 3, всегда будут вырабатывать прерывание при приеме. Режим 3 позволяет передавать 8 информационных бит плюс бит дополнения до четности.
3 СРАВНЕНИЕ МИКРОКОНТРОЛЛЕРОВ INTEL MCS-296 И FUJITSU MB90
1. Данные микроконтроллеры имеют сходные области применения, однако в Fujitsu упор делается на ускорение вычислений, а в Intel — на стабильность работы устройства.