Курсовая работа: Система съема данных с оптопар
2.1 Схема включения микропроцессора
Микроконтроллер LPC2104 содержит 1 тридцати двух разрядный регистр портов вода вывода регистр.
На рисунке 4 приведена структурная схема включения микроконтроллера.
Рисунок 4 – Структурная схема включения микроконтроллера
2.2 Формирование тактовых импульсов
Источником тактовых импульсов в микроконтроллере LPC2104 может быть:
– внешний резистор
– высокочастотный кварцевый резонатор
– внешний источник тактовых импульсов
В данном разрабатываемом устройстве наиболее предпочтительным режимом работы генератора является применение внешнего кварцевого резонатора подключаемого к контактам X1 и X1 Это стабильный генератор с точной выдержкой временных интервалов тактовой частоты которая необходима для точной обработки данных полученных с оптопар и выдержки точных интервалов в USART0.
На рисунке 5 приведена схема тактирования.
Рисунок 5 – Схема тактирования.
2.3 Схема сброса
На рисунке 6 приведена аппаратная схема сброса по включению питания. Данная схема необходима для первичной инициализации аппаратуры микроконтроллера.
Рисунок 6 – Аппаратная схема сброса по включению питания
2.4 Схемы входных и выходных устройств
Данное устройство считывает данные с 10-ти оптопар. Применим оптрон АОД130А. Оптопара диодная, состоящая из излучателя и кремниевого фотоприёмника, изготовленных по эпитаксиальной технологии, в пластмассовом корпусе, предназначены для использования в качестве элементов гальванической развязки в высоковольтной электротехнической и радиоэлектронной аппаратуре.
Характеристик датчика:
- Входное напряжение (Iвх = 10 мА) 1,5В
- Время нарастания выходного сигнала 100 нс
- Время спада выходного сигнала 100 нс
- Сопротивление изоляции 1011 Ом
Схема включения оптрона приведена на рисунке 7.
Рисунок 7 – Схема включения оптрона
Обмен данными осуществляется по RS 485 интерфейсу. Для данной КС применим микросхему MAX3362. ИС MAX3362 представляют собой высокоскоростные трансиверы для коммуникационных приложений RS-485, содержащие по одному драйверу и одному приемнику. Данные ИС имеют отказоустойчивую архитектуру, гарантирующую высокое логическое состояние на выходе приемника при разомкнутых, или замкнутых на корпус, входах приемника. Это означает, что выход приемника имеет высокое логическое состояние при отключении всех передатчиков (высокоимпедансное состояние) на согласованной шине. С низким напряжением питания. На рисунке 8 приведен MAX3362.