В курсовой работе требуется рассмотреть 2 режима работы схемы:

1. B1=В2=1, C=0 – системный рабочий режим

2. B1=B2=0, С=1 – генератор псевдослучайных чисел

Анализ технического задания

1. Системный рабочий режим

B1=В2=1, C=0

При таких значениях на управляющих входах и входе сканирования схема будет выглядеть следующим образом:

Т.е. в данном режиме схема представляет собой четыре независимых друг от друга триггера.

2 . Генератор псевдослучайных чисел

B1=B2=0, C=1

При таких значениях на управляющих входах и входе сканирования схема будет выглядеть следующим образом:

В данном режиме работы на входы D триггеров 2–4 подаются сигналы с инверсных выходов предыдущих триггеров. Но т. к. сигналы с инверсных выходов инвертируются элементом «или-не», то на D-входы подаются сигналы, совпадающие со значениями на прямых выходах триггеров. На вход D 1-го триггера подаются сигналы с выходов триггеров 3–4, которые складываются по модулю 2 и инвертируются. Т.о. на его вход поступает инвертированный сигнал, что приводит к неправильной работе схемы, поэтому заменяем элемент «и» на элемент «и-не».

Моделирование

В результате моделирования были обнаружены ошибка схемы. Временная диаграмма отсутствовала. Для того, чтобы определить верна ли схема, надо было построить временную диаграмму исходной схемы и ее результаты сверить с тем, что вручную просчитали, исходя из смысла режимов.

В результате приходим к выводу, что данная схема в режиме генератора псевдослучайных чисел работает неверно, т. к. при подаче на входы всех единиц, на следующем такте мы получаем такие же значения. Чтобы исправить эту схему, необходимо заменить в обратной связи элемент «и» на элемент «и-не».

Окончательный вид схемы

Используемые элементы

Серия 1533:

«И» ЛИ1–4

«ИЛИ-НЕ» ЛЕ1–4

«И-НЕ» ЛА-3

«исключающие ИЛИ» ЛП5–4

Серия 564

«D-триггер» ТМ2–4

Временная диаграмма схемы

Временная диаграмма отражает работу двух режимов:

· Системный рабочий режим с 1–4 такт

· Генератор псевдослучайных чисел с 5–12 такт.

Схема работает верно, согласно предварительным расчетам.

Описание на языке ЯЗОС

Разработка обнаруживающего теста

Этот тест должен проверять все возможные неисправности за минимальное количество тактов.

1–2 такт: