Реферат: Электронное устройство счета и сортировки
Процесс преобразования аналоговых сигналов измерения в цифровой вид (Х1 , Х2 , Х3 ) осуществляет блок формирователей логических уровней ФЛУ.
Цифровой (программный) автомат (ЦА) работает по жесткой программе, задаваемой таблицей истинности. При совпадении текущей совокупности измеренных параметров с заданной выдается выходной сигнал ЦА, используемый для счета и включения исполнительного механизма после формирования определенной длительности tим1 ждущим мультивибратором (ЖМ1 ). Счет количества отсортированных предметов ведется десятичными счетчиками Сч100 – Сч1 . Визуальная индикация числа предметов производится семисегментными индикаторами И100 – И1 в десятичном виде. Для преобразования состояния счетчика (Сч) из двоичного кода в код, необходимый для управления индикаторами И100 – И1 , используются специальные дешифраторы DC100 – DC1 .
Дешифратор DC2 определяет момент достижения заданного количества отсортированных предметов. Ждущим мультивибратором ЖМ2 формируется сигнал управления длительностью tим2 вторым исполнительным механизмом и контейнер с предметами удаляется из накопителя. По этому же сигналу счетчик автоматически “обнуляется”. Установка счетчика Сч100 – Сч1 в нулевое исходное состояние может быть произведена вручную оператором путем коммутации кнопки S. Сигнал установки счетчика в исходное состояние вырабатывается схемой формирования (СФ1 ).
Питание СУ производится от сети однофазного напряжения 220В, частотой 50Гц. С помощью понижающего трансформатора ТV получают источник тока с требуемым напряжением. VD – блок выпрямителей, СТ – блок стабилизаторов напряжения.
В VD производится преобразование переменного тока в постоянный и фильтрация полученных нестабилизированных напряжений.
Блок СТ обеспечивает питание электронных схем СУ стабилизированными напряжениями Uп . При подключении СУ к питающей сети предусмотрено автоматическое “обнуление” счетчика с помощью схемы формирования (СФ2 ).
2. Разработка формирователей логических уровней (ФЛУ).
2.1.Разработка принципиальной схемы ФЛУ.
ФЛУ предназначены для преобразования аналогового сигнала датчиков признаков (UД1 , UД2 , UД3 ) в цифровой сигнал. При этом должно быть выполнено условие: цифровой сигнал признаков (Х1 , Х2 , Х3 ) принимает “единичное” значение, если:
(2.) 
Реализуем поставленную задачу использовав два компаратора, формирующих выходные сигналы Х1 ¢, Х1 ² в соответствии с условием (2). Диаграмма работы компараторов представлена на рисунке 3.
Рисунок 3.Диаграмма работы компараторов
Рассмотрим работу компараторов для одного канала преобразования аналогового сигнала первого датчика UД1 в цифровой Х1 .
На диаграмме (рисунок 3) представлены зависимости выходных сигналов компараторов Х1 ¢ и Х1 ² от величины входного сигнала датчика признаков UД1 . При напряжении датчика:
;
при 
.
Принципиальная схема, реализующая диаграмму (рисунок 3) и задание пороговых уровней UД1min и UД1max, представлена на рисунке 4.
Рисунок 4.Принципиальная схема ФЛУ
Интегральный компаратор DA1.1 формирует цифровой сигнал Х1 ¢, а DA1.2 – Х1 ². С выхода делителя R1 , R2 , R3 задается пороговый уровень, равный напряжению UД1min , а с выхода делителя R4 , R5 , R6 – UД1max . Схема (рисунок 4) дополнена логическим устройством DD1.1 , состояние которого в зависимости от UД1 приведено в таблице 3.
Таблица 3.Состояния логического устройства DD1
| UД1 | Х1 ¢ | Х1 ² | Х1 |
| UД1 < UД1min | 0 | 1 | 0 |
| UД1min £ UД1 £ UД1max | 1 | 1 | 1 |
| UД1 > UД1max | 1 | 0 | 0 |
| 0 | 0 | * |
Логическая функция Х1 не определена на наборе Х1 ¢=0, Х1 ²=0, так как логическая функция технологически не может быть задана. Поэтому при формализации на этом наборе Х1 может принять любое значение 0 или 1. В данном случае целесообразным является нулевое значение функции Х1 на наборе Х1 ¢=0, Х1 ²=0. Окончательный вид таблицы состояния функции Х1 дан в таблице 4.
Таблица 4.Таблица истинности функции Х1
| Х1 ¢ | Х1 ² | Х1 |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
На инвертирующий вход компаратора DA1.1 с выхода потенциометра R2 (рисунок 4) подается пороговый уровень UД1min , а с выхода R6 – UД1max на не инвертирующий вход DA1.2. Так как аналоговый сигнал датчика признаков Uд положительной полярности, то и опорное напряжение (Uоп ) выбираем положительной полярности.
Выбор величины Uоп определяется наибольшим значением напряжений UД1max , UД2max , UД3max , в данном случае 9,3 В. Условием выбора величины напряжения Uоп определим его превышение на 10 – 20% относительно наибольшего значения из UД1max , UД2max , UД3max , получаем:
Схемы формирования логических сигналов Х2 и Х3 аналогичны схеме на рисунке 4. При этом параметры резисторов R1 , R2 , R3 и R4 , R5 , R6 будут посчитаны в соответствии с заданными значениями UД2min , UД2max , UД3min , UД3max .
Логическое устройство (рисунок 4), реализующее функцию (2), выполнено на логическом элементе 3И (DD1.1). На третий вход подается выход датчика Д4 , единичное значение которого разрешает формирование логического сигнала Х1 . Окончательно, таблица состояния для логического элемента DD1 имеет вид таблицы 5.
Таблица 5.Состояние DD1.
| Х1 ¢ | Х1 ² | Д4 | Х1 |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 |