Реферат: Импульсно-статические, динамические, квазистатические триггеры

Импульсно-статические триггеры

К импульсно-статическим триггерам (ИСТ) относятся триггеры, характеризующиеся следующими признаками:

1. памятью статического типа;

2. управлением сигналами потенциального типа;

3. содержанием в схеме элементов, вырабатывающих сигналы кратковременного (импульсного) воздействия на статические элементы памяти.

По способам управления записью такие триггеры не отличаются столь широким многообразием, как статические триггеры, поскольку среди них отсутствуют триггеры видов L, LF и их модификации с индексом f.

Среди ИСТ возможны разновидности следующих видов: , , и . По логике работы ИСТ имеют сходство со статическими триггерами аналогичного вида управления, но вместе с тем в их работе имеются и определенные различия, которые необходимо учитывать при их применении. ИСТ (в отличие от статических триггеров) обозначаются индексом «i», например , , , и других типов.

Триггеры видов ,

Такие триггеры работают по следующему алгоритму: при отсутствии переключающего фронта ТИ информация может принимать на входах любые состояния: при этом информация на выходах не меняется. При поступлении переключающего фронта ТИ в схеме управления вырабатывается импульсный сигнал, который, поступая на входы собственно триггера, устанавливает его в соответствующее состояние. Одновременно за счет действия переключающего фронта осуществляется запрет на прием информации, которая с этого момента может изменяться, но это изменение не отразится на состоянии триггера.

Особенности триггеров рассмотрим на примере -триггера, схема которого показана на рис. 3.28.

Схема триггера содержит собственно триггер типа на элементах И-ИЛИ-НЕ () и схему управления на элементах ИЛИ-НЕ (элементы входов R и S), назначение которой заключается в выработке импульсного сигнала в момент действия переключающего фронта ТИ. При подключении и ко входам триггера (как это показано на рис. 1 штриховыми линиями) устройство будет работать в качестве триггера -типа, а с дополнительными входами — в качестве триггера -типа.

По сравнению с аналогичными схемами вида F статического типа данная схема значительно проще в реализации и требует меньшего числа вентилей.

К недостаткам следует отнести меньшую помехоустойчивость вследствие того, что управляющие сигналы воздействуют на входы собственно триггера в течение небольшого интервала времени ТИ, тогда как в статических триггерах сигнал действует на входы собственно триггера в течение всей длительности ТИ.

Важным преимуществом таких схем является и то, что они позволяют довольно легко устанавливать триггер в исходное состояние по входам Rd и Sd независимо от уровня сигнала на входе С.

Динамические триггеры

Динамические триггеры (ДТ) отличаются следующими признаками:

1. динамическим (кратковременным) хранением информации (как правило, для хранения информации используются паразитные емкости затворов МДП-транзисторов);

2. наличием многофазного (многотактного) импульсного управления или питания;

3. управлением сигналами ограниченной длительности, то есть импульсными сигналами;

4. содержанием схемой управления устройств для формирования импульсов многофазного управления.

Наибольшее распространение получили ДТ, выполненные на основе МДП-транзисторов, хотя известны ДТ, на основе биполярных транзисторов. По способам управления записью ДТ являются триггерами вида [L]. В отличие от статических триггеров, такие триггеры обозначают индексом «d».

В практике проектирования цифровых устройств ДТ в основном представлены триггерами типа, хотя в принципе возможны и другие функциональные типы. В качестве примера рассмотрим схему триггера, приведенную на рис. 3.29.

Триггер собран на МДП-транзисторах p-типа, где под С понимается серия из четырех сдвинутых во времени импульсов. Триггер построен на основе двух инверторов, один из которых содержит транзисторы VT₁ -VT₃ , а второй транзисторы VT₄ -VT₆ и управляется серией из четырех сдвинутых во времени импульсов. Затвор транзистора VT₃ первого инвертора является информационным входом (входом D) триггера, а выход второго инвертора (Q) является выходом разряда.

Рассмотрим процесс записи информации в триггер (пусть D=1). При поступлении Ф₁ открывается транзистор VT₁ и происходит заряд конденсатора С₂ в цепи затвора транзистора VT₆ до уровня 1. После окончания Ф₁ поступает Ф₂ , который откроет транзистор VT₂ , а поскольку открыт транзистор VT₃ уровнем D=1, то конденсатор С₂ окажется разряжен (С₂ =0). Затем поступает Ф₃ , открывающий транзистор VT₄ , через который заряжается выходной конденсатор С₁ (следующего каскада) и являющийся его входом. После окончания Ф₃ поступает Ф₄ , открывающий транзистор VT₅ . Поскольку транзистор VT₆ закрыт уровнем Q=0, то конденсатор С₁ (следующего каскада) останется заряженным до уровня Q=1.

Таким образом, в результате действия серии из четырех импульсов сигнал с уровнем 1, действующий на его входе, оказался зафиксированным на выходе триггера, то есть произошла запись информации. Аналогично триггер будет установлен в 0 при D=0.

Нетрудно видеть, что если во время действия Ф₁ или Ф₂ информация на входе будет изменяться, то триггер будет реагировать на это изменение так же, как триггеры L-типа, поскольку схема не вырабатывает сигнал блокировки, который бы запрещал прием информации.

Из описания работы триггера следует, что он не может хранить информацию сколь угодно долго, так как ее запоминание осуществляется на емкостях затворов, то есть требуется периодическая подзарядка емкости, что и достигается серией из четырех импульсов. Этим же обстоятельством объясняется и тот факт, что триггер управляется сигналами ограниченной длительности. В интегральной схемотехнике ДТ применяются в основном при проектировании сдвигающих регистров.

--> ЧИТАТЬ ПОЛНОСТЬЮ <--