Реферат: Интел

· Архитектура Двойной Независимой Шины

· Технология Intel MMХ

· Динамическое исполнение

· Картридж с односторонним контактом (S.E.C.)

Теперь немного подробнее. Архитектура двойной независимой шины, снимающая многие проблемы пропускной способности современных компьютерных платформ, была разработана фирмой Intel для удовлетворения запросов современных прикладных программ, а также для обеспечения возможности дальнейшего развития новых поколений процессоров. Дело в том, что с ростом частоты тактирования процессорного ядра необходимо повышать производительность системной шины и частоты шины в 66MHz недостаточно для обслуживания запросов процессора. Впервые архитектура двойной независимой шины была применена в процессоре Pentium Pro с тактовыми частотами 300MHz, теперь же она становится обычным явлением для процессорах PII. Наличие двух независимых шин дает возможность процессору получать доступ к данным, передающимся по любой из шин одновременно и параллельно, в отличие от последовательного механизма, характерного для систем с одной шиной. Механизм работы двойной последовательной шины: архитектура двойной последовательной шины использует две шины: "шину кэша 2-го уровня", связывающую ядро с кешем L2 и "системную шину", связывающую процессор с оперативной памятью, а процессор может использовать обе шины одновременно. Данный подход более чем в 3 раза ускоряет работу кэша 2-го уровня процессора PII с тактовой частотой до 400 МГц, по сравнению с процессором Pentium. С увеличением тактовых частот процессоров PII, будет расти и скорость доступа к кэшу L2. Конвейер системной шины, одновременно, обеспечивает множество взаимодействий по независимым шинам (в отличие от одиночных последовательных транзакций в Pentium архитектуре), увеличивая поток информации в системе процессорного ядра и существенно повышая общую производительность. Кроме того, архитектура двойной независимой шины предусматривает поддержку перехода в будущем нынешних 66 и 100 МГц системных шин на более высокие частоты.

Технология Intel MMX является крупнейшим достижением Intel в области архитектуры микропроцессоров Intel за последние 10 лет. Она улучшает компрессию/декомпрессию видео, работу с изображениями, шифрование и обработку сигналов ввода/вывода – т.е. все мультимедиа операции, операции связи и сетевые взаимодействия. Основа MMX расширения процессорного ядра заключается в технологии обработки множественных данных в одной инструкции (Single Instruction Multiple Data - SIMD). Сегодняшние мультимедийные и коммуникационные приложения часто используют повторные циклы, выполнение которых, при использовании в менее 10% программных кодов, отнимает до 90% процессорного времени. Процесс SIMD (один поток команд и множество потоков данных) дает возможность одной инструкции исполнять одну и ту же функцию с различными данными и их частями. SIMD позволяет чипу уменьшить количество циклов с интенсивными вычислениями, характерными для обработки видео, аудио, графической информации и анимации. Эта технология, на данном этапе, предусматривает включение 57-ми новых инструкций, разработанных специально для более эффективной работы с видео, звуком и графикой. И, хотя, технология MMX, использующаяся в процессоре Pentium II, совместима по кодам инструкций с технологией MMX процессора Pentium, она неразрывно связана с улучшенной архитектурой ядра процессора Pentium II и поддержкой двойной независимой шины. Также, для обеспечения поддержки стандарта MMX в процессорную архитектуру вводятся восемь дополнительных 64-разрядных MMX регистров и четыре новых типа данных. А инструкции технологии MMX используют преимущества технологии динамического исполнения.

Однако, не все так гладко обстоит с такой, на первый взгляд, перспективной технологией. В системе рыночных отношений с жесткой конкуренцией, Intel буквально "зажата" корпорациями AMD и IBM-Cyrix, которые "преследуют" и, буквально, "наступают на пятки" в области микропрограммных технологических решений, для более дешевых, а значит высоко-конкурентных процессоров архитектуры х86. Это проявляется, прежде всего в том, что технологии MMX и SIMD требуют добавления все новых и новых инструкций (уже сейчас их 57 для MMX и 70 – для SIMD в PIII), обеспечивающих оптимальное выполнение алгоритмических задач. А при добавлении новых инструкций необходима переработка компиляторов всех языков программирования, для введения и поддержки соответствующих инструкций и технологий. Конкуренты Intel предлагают альтернативные решения, при которых требуется минимальное число новых инструкций или вообще не требуется переработка компиляторов, а повышение производительности процессоров и скорости выполнения программ и вычислений достигается за счет внутренней оптимизации процессорного ядра. Так, технология 3D Now (AMD) позволяет производить две операции с плавающей точкой вместо одной у Pentium, а число новых инструкций около 30, при относительно равной стоимости. Дальнейшее увеличение числа инструкций при каждом введении новых технологий обработки данных может привести Intel к тому, что микропроцессоры станут очень "тяжелыми" и перегруженными объемом поддерживаемых инструкций, а компилирующие системы для них (например от Microsoft) – еще тяжелее и неповоротливее, чем в настоящее время, а все нарастающая тактовая частота и производительность процессора будет "съедаться" непомерно большими программными продуктами, так что "КПД" нововведений может оказаться невысоким.

Что такое Динамическое Исполнение? Впервые реализованное в процессоре Pentium Pro, Динамическое Исполнение представляет собой комбинацию трех технологий обработки данных, обеспечивающих более эффективную работу процессора – множественное предсказание ветвлений, анализ потока данных и спекулятивное исполнение. Динамическое исполнение обеспечивает более эффективную работу процессора, позволяя манипулировать данными, а не просто исполнять последовательный список инструкций. Методы, использующиеся при написании программ компиляторов и библиотек языков программирования высокого уровня, могут существенно влиять на производительность процессорной системы и скорость вычислений. Например, скорость работы программы уменьшится, если процессору часто предписывается остановить текущие вычисления и переключиться на исполнение инструкции в какой-то другой части программы, т.е. осуществлять частые переходы – "прыжки". Также, могут происходить задержки и из-за невозможности обработки какой-либо инструкции без получения результата исполнения предыдущей. Динамическое исполнение, также, позволяет процессору предсказывать порядок инструкций при помощи технологии Множественного Предсказания Ветвлений, которая предсказывает прохождение программы по нескольким ветвям, процессор может предвидеть разделение потока инструкций, что дает возможность с 90%-ной точностью предсказать, в какой области памяти можно найти следующие инструкции. Это оказывается возможным, поскольку в процессе исполнения инструкции процессор просматривает программу на несколько шагов вперед. Технология Анализа потока данных позволяет проанализировать код и составить график, т.е. новую оптимальную последовательность исполнения инструкций, независимо от порядка их следования в тексте программы. И, наконец, Спекулятивное выполнение повышает скорость выполнения, за счет выполнения до 5 инструкций одновременно, по мере их поступления в оптимизированной последовательности – т.е. спекулятивно. Это обеспечивает максимальную загруженность процессора и увеличивает скорость исполнения программы. Поскольку выполнение инструкций происходит на основе предсказания ветвлений, результаты сохраняются как "спекулятивные" – промежуточные с возможным отвержением из-за нарушения последовательности инструкций – промахов в предсказании. На конечном этапе порядок инструкций и результатов их выполнения восстанавливается до первоначального.

Новейшей разработкой Intel в технологии корпусов микропроцессоров является картридж с односторонним контактом (Single Edge Contact - S.E.C.). При использовании этой технологии, ядро процессора и кэш 2-го уровня располагаются в одном пластмассовом или металлическом корпусе. Оба компонента устанавливаются непосредственно на специальной подложке внутри картриджа и обеспечивают высокую скорость обмена данными. S.E.C. картридж позволяет использовать широкодоступные высокопроизводительные модули BSRAM для выделенной кэш памяти L2, обеспечивая высокую производительность при доступных ценах. Кроме того, новая технология корпусов позволяет использовать высокопроизводительную архитектуру двойной независимой шины и в процессоре Pentium II. Процессор Pentium II устанавливается в специальный разъем системной платы (Slot 1) с помощью одного плоского контакта вместо многочисленных штырьковых контактов, характерных для PGA корпусов (Socket 7), хотя сам процессор, имеет PGA разъем, при помощи которого он устанавливается на собственную плату. Новый способ монтирования платы центрального процессора на материнскую плату получил название слот 1 (Slot 1). Аналогично, гнездо, применявшееся в предыдущих системах для установки PGA процессоров, заменяется на плату и разъем слот 1. Будущие модификации процессора Pentium II также будут поддерживать слот 1, т.к. Intel переходит на использование архитектуры корпусов S.E.C., считая ее перспективным решением для высокопроизводительных процессоров в течение следующих 10 лет. Первые S.E.C. картриджи разработаны для одно- и двухпроцессорных настольных систем, рабочих станций и серверов, хотя, в дальнейшем, Intel предполагает оптимизировать архитектуру S.E.C. для еще более высокопроизводительных рабочих станций, серверов и мобильных систем.

Совершенно новой веткой в направлении технологии микропроцессоров для Intel является выпуск параллельных основным "облегченных" и удешевленных вариантов. Таковой является серия Celeron. Процессоры Celeron с тактовыми частотами 400, 366, 333, 300A, 300 и 266 МГц ориентированы на рынок компьютеров начального уровня. Процессоры Celeron имеют все достоинства микроархитектуры P6, на основе которой построен процессор Pentium II. Они имеют встроенную кэш-память 2-го уровня объемом 128 Kб, ядро содержит от 7,5 млн. (у процессоров с тактовыми частотами 300 и 266 МГц) до 19 млн. (у процессоров с частотами 400, 366, 333 МГц и 300A) транзисторов и включает встроенную кэш-память 2-го уровня. Все процессоры Intel Celeron производятся по 0.25-микронной КМОП-технологии и монтируются в корпус с односторонним расположением контактов типа S.E.P.P., обеспечивающий простоту установки в Slot 1 и экономичность. Кроме того, процессоры Celeron 400, 366, 333 МГц и 300A выпускаются в пластиковых корпусах с матрицей штырьковых выводов (P.P.G.A.). Формфактор P.P.G.A. совместим с 370-контактным процессорным гнездом.

Основные характеристики серии Celeron

· Работают на высоких тактовых частотах (466, 433, 400, 366, 333, 300A, 300 и 266 МГц) и обладают высокой производительностью при доступных ценах.

· Используют технологию MMX.

· Используют технологию динамического исполнения.

· Производятся по 0,25-микронной технологии.

· Используют системную шину микроархитектуры P6 с тактовой частотой 66 МГц, поддерживающую параллельные транзакции и контроль четности данных.

· Оснащены неблокируемой кэш-памятью первого уровня емкостью 32 кбайт (16 кбайт для команд + 16 кбайт для данных).

· Процессоры с тактовыми частотами 400, 366, 333 МГц и 300A имеют встроенную неблокируемую кэш-память 2-го уровня L2 емкостью 128 КБ. Кэш-память подключена через специализированную 64-разрядную шину, а ее рабочая частота пропорциональна тактовой частоте ядра процессора.

· Выпускаются в корпусе формата S.E.P.P., аналогичном корпусу S.E.C.C. Pentium II, совместимом с 242-контактными разъемом Slot 1. Модели 400, 366, 333 и 300A выпускаются также в корпусе P.P.G.A., совместимом с 370-контактным гнездом.

· Модуль процессоров содержит одностороннюю подложку, на которой размещено процессорное ядро микроархитектуры P6 без компонентов BSRAM. Модуль не имеет крышки и теплоотвода. Применение 0.25-мкм технологии снижает тепловыделение процессора и позволяет использовать с процессорами Intel Celeron теплоотводы меньших размеров и повышает надежность систем.

· Устройство конвейерной обработки чисел с плавающей запятой поддерживает работу с 32-разрядными и 64-разрядными данными в форматах, определенных в стандарте IEEE 754, а также с 80-разрядными данными.

· Процессоры оснащены встроенной системой самотестирования BIST, обеспечивающей контроль однобитных ошибок микрокода, поддержку больших логических массивов, тестирование кэш-памяти команд и данных, буферов просмотра боковых ветвей трансляции кеш-буфера TLB и ПЗУ.

· Специальные внутренние счетчики обеспечивают мониторинг производительности и подсчет событий.

Сравнительные показатели производительности процессоров Celeron с различной тактовой частотой:

Частота (MГц)

Объем кэш L2 (K)

SYSmark*98

Norton Multimedia Benchmark

FPUmark