В данном элементе также отсутствует цепь нелинейной коррекции. Это связано с тем, что элемент ставится на выходе логического устройства и к нему в меньшей степени предъявляются требования квантования сигнала. Обычно выходной транзистор VT₃ схемы выполняется с большими допустимыми значениями коллекторного тока и напряжением, чем обычный элемент.

В отличии от стандартных, элементы ТТЛ с открытым коллектором допускают параллельное включение выходных выводов. При этом относительно выходных сигналов каждого элемента реализуется логическая операция И: U_вых = U_{вых 1} U_{вых 2} ... U_{вых n}

Это позволяет решить две задачи:

1. Упростить схему проектируемого устройства за счет исключения дополнительных элементов, реализующих операцию И;

2. Обеспечить работу нескольких выходов на общую шину, т.е. реализовать режим работы с разделением информации по времени.

Базовые логические элементы эмиторно-связной логики

Причиной появления БЛЭ ЭСЛ явилось желание повысить быстродействие цифровых устройств. Это желание привело к использованию в них совершенно отличного от ТТЛ схемотехнического решения. Как было показано выше, основными причинами инерционности ключей, выполненных на биполярных транзисторах, являются время рассасывания неосновных носителей из его базовой области и постоянная времени перезарядки выходной емкости. Если время рассасывания транзистора при работе последнего в активной области может быть полностью исключено, то от влияния постоянной времени перезаряда выходной емкости транзистора полностью избавиться не представляется возможным. Это влияние можно лишь уменьшить путем увеличения коллекторного тока транзистора, как это было сделано в БЛЭ ТТЛ серии 513. При неизменном постоянном токе перезарядка выходной емкости транзистора, длительность его перехода из состояния, классифицируемого как логического 0, в состояние, классифицируемого как логической 1 и обратно может быть уменьшено только за счет уменьшения логического перепада. Такое решение позволяет повысить быстродействие. Однако дается оно за счет снижения помехоустойчивости БЛЭ, что требует создания схем при прочих равных условиях менее подверженных действию помех. Этот принцип и использован при построении БЛЭ ЭСЛ.

Основой БЛЭ ЭСЛ является токовый ключ, выполненный на двух транзисторах, в соответствии с рисунком 6. На базу одного из них, например VT₂ , подано некоторое постоянное опорное напряжение U_оп . Изменение напряжения подаваемого на вход х₀ ниже или выше U_оп приводит к перераспределению постоянного тока I_э , заданного токостабилизирующим резистором R_э , между транзисторами VT₁ и VT₂ . При этом транзисторы не попадают в режим насыщения и, следовательно, в ключе принципиально отсутствует интервал рассасывания их неосновных носителей. Таким образом, особенностью БЛЭ ЭСЛ является постоянство потребляемого тока независимо от выходного сигнала ключа.

Эта особенность выгодно отличает БЛЭ ЭСЛ от БЛЭ ТТЛ, в котором момент переключения ток, потребляемый элементом, резко возрастет, создавая внутренние помехи, ухудшающие помехозащищенность цифрового устройства.

Не трудно заметить, что общей шиной является шина +U_п , в результате чего потенциалы точек схемы отрицательны относительно общей шины. Однако в схеме токового ключа так же, как и в схемах ТТЛ, реализован принцип положительной логики, при котором большему выходному напряжению соответствует сигнал логической 1, а меньшему – сигнал логического 0.

Быстродействие такого ключа весьма велико, так как, во-первых, транзисторы принципиально не заходят в область насыщения, и, во-вторых, мал логический перепад напряжений между значениями логического нуля и логической единицы. Последнее реализовано выбором малых сопротивлений резисторов R_к1 и R_к2 схемы, что крайне полезно с точки зрения уменьшения постоянной времени перезаряда выходной емкости транзистора.

С токового ключа снимаются одновременно два сигнала – прямой и инверсный, связанные с сигналом х₀ на входе схемы соотношениями:

y₁ = x₀

y₀ =

Следует отметить, что схемотехнически токовый ключ, в соответствии с рисунком 6, повторяет схему дифференциального усилителя постоянного тока.

Выходное напряжение, снимаемое с выходов y₁ и у₀ всегда больше U_оп , так как транзисторы VT₁ и VT₂ всегда работают в ненасыщенном режиме. Поэтому непосредственное последовательное включение нескольких таких ключей невозможно. Для этого необходим согласующий каскад. В качестве такого согласующего каскада используются схемы эммитерных повторителей включенных между выходами токового ключа и выходами элемента.

Полная схема БЛЭ, выполненного на основе токового ключа, приведена в соответствии с рисунком 7. Базовый элемент получен путем замены входного транзистора VT₁ токового ключа группой параллельно включе6нных транзисторов VT₁ – VT_n .

Функционально схему БЛЭ можно разбить на три узла:

1. Токовый ключ на транзисторах VT₁ – VT_{n +1} и резисторе R_{n +2} ;

2. Источник эталонного напряжения, включающий параметрический стабилизатор на элементах R_{n +4} , VD₁ , VD₂ , R_{n +5} и эммиторный повторитель на VT_{n +2} и R_{n +3} ;

3. Выходные эммиторные повторители на транзисторах VT_{n +3} и VT_{n +4} .

Цепь нагрузок транзисторов VT_{n +3} и VT_{n +4} вынесена из ИС БЛЭ, что способствует снижению рассеиваемой в ней мощности и расширению функциональных возможностей.

Диоды VD₁ , VD₂ в задающей цепи источника эталонного напряжения служат для термокомпенсации напряжения U_оп .

Принцип действия и функциональные возможности БЛЭ ЭСЛ.

Предположим, что на все входы схемы, в соответствии с рисунком 7, х₀ , ..., х_n-1 подано напряжение, близкое к –U_п . Тогда транзисторы VT₁ - VT_n будут заперты. Весь ток резистора R_{n +2} протекает через транзистор VT_{n +1} , к выводу базы которого приложено напряжение U_оп . Этот транзистор поддерживается в активном режиме работы за счет действия глубокой последовательной отрицательной обратной связи по току. Если не учитывать обратные токи коллекторных переходов транзисторов VT₁ - VT_n , через резистор R_n протекает только базовый ток транзистора VT_{n +3} выходного эммиторного повторителя. Следовательно, напряжение на выходе близко к нулевому

U_{y 2} = -I_{б VTn+3} · R_n – U_{бэ VTn+3}

Численно напряжение U_{y 2} примерно равно –0,9 В.

Через резистор R_{n +1} кроме базового тока транзистора VT_{n +4} протекает ток I_{к VTn+1} , примерно равный I_э . Эти токи создают на резисторе R_{n +1} падение напряжения, равное:

U_{Rn +1} = (I_{к n+1} + I_{б n+4} )R_{n +1} = [(I_э ·h_21э )/(h_21э + 1)+ I_{б n+4} ] ≈ I_э · R_{n +1}

Это напряжение преобразуется выходным эммиторным повторителем на транзисторе VT_{n +4} в выходное напряжение U_{y 1} , определяемое выражением:

U_{y 1} ≈ -U_{бэ VTn+4} – I_Э · R_{n +1}

Численно напряжение U_{y 1} примерно равно –1,7 В.

Если хотя бы на один из входов схемы х₀ , ..., х_n-1 подано напряжение, превышающее по уровню U_оп (-1,3 В), соответствующий транзистор VT перейдет в активный режим работы. Его ток будет равен току I_э , что приведет к смене уровней выходного напряжения:

U_{y 2} ≈ -U_{бэ VTn+3} – I_Э · R_n

U_{y 1} = -I_{б VTn+4} · R_{n +1} – U_{бэ VTn+4}

Из сказанного следует, что рассмотренная схема реализует по входу y₂ операцию ИЛИ-НЕ, а по выходу у₁ – операцию ИЛИ

у₁ = (х₀ + х₁ + ... + х_n-1 )

у₁ =