Реферат: Микропроцессор В1801ВМ1. Его структура
Структура микропроцессора В1801ВМ1
Однокристальный 16-разрядный микропроцессор К1801ВМ1 предназначен для выполнения следующих функций:
вычисление. адресов операндов и команд.
обмен информацией с другими устройствами; подключенными к системной магистрали;
обработка операндов;
обр аботка пр ер ываний от клавиатуры и устройств пользователя, подключенных к разъему порта ввода-вывода.
Процессор является единственным активным устройством микроЭВМ, управляющим циклами обращения к системной магистрали и обрабатывающим пре рывания от пассивных устройств, которые могут посылать или принимать информацию только под управлением про цессора.
Микропроцессор К1801ВМ 1 работает в БК с тактовой частотой 3 МГц и содержит следующие основные функциональные блоки :
16-разрядный операцион ный блок, служащий для формирования адресов команд и операндов, выполнения логиче ских и арифметических операц ий, хранения операндов и результатов;
блок микропрограммного управле ния, вырабатывающий последователь ность микрокоманд, Соотв етствующу ю коду принятой ма шинной команды. Этот блок построен на базе программируемой логической матрицы (ПЛМ). с одержащей 250 логических произведений;
блок прерываний, организующий приоритетную систему прерываний ( прием и п редварительная обработка внешних и внутренних запросов на прерывание);
интерфейсный блок, о беспечивающий обмен информацией между микропроцессором ром и прочими устройства ми, под ключе нными к систе мной магистрали. Этот же, блок ос уществляет арбитраж при операциях прямого доступа к па мяти, формиру ет
последовательность. управляющих сигналов:
блок си сте мной магистрали, связывающий внутреннюю магистраль однокристального микропроцессора с внешней, управляющий усилителями приема и передачи ин формации на совмещенные выводы адресов и данных;
схема тактирования, обеспечивающая синхронизацию работы внутренних блоков микропроцессора.
Система команд, реализованная в ПЛМ блока микропрограммного управления микропроцессора К1801BM1, совпадает с системой команд наиболее распространенных отечественных мини- и микро-ЭВМ типа “Электроника 60” (ДВК-2. 3, 4 и т.п.) и практически аналогична принятой для компьютеров серии DEC. Предусмотрен также ряд специальных команд, предназначенных для работы с системным ПЗУ К1801РЕ1.
Сигналы AD0-AD15 представляют собой адреса и данные, передаваемые по совмещенной системной магистрали. Передача адресов и данных по одним и тем же линиям связи обеспечивается путем разделения этих операций во времени.
Группа сигналов SYNC, DIN, DOUT, WTBT, RPLY служит для управления передачей информации по системной магистрали:
SYNC- вырабатывается процессором как указание, что адрес находится на выводах системной магистрали, и сохраняет активный уровень до окончания текущего цикла обмена информацией;
RPLY- вырабатывается пассивным устройством в отв ет на сигналы DIN и D OUT. При отсутствии сигнала RPLAY (т. е. когда выбранное устройство- регистр или ячейка памяти - не отвечает) процессор отсчитывает 64 такта синхрогенератора и затем отрабатывает прерывание по зависанию (вектор 4);
DIN- предназначен для организации ввода данных (когда микропроцессор во время действия сигнала SYNC готов принять данные от пассивного устройства) и ввода адреса вектора прерывания (DIN вырабатывается совместно с сигналом IAK0 при пассивном уровне SYNC);
DOUT- означает, что данные, выдаваемые микропроцессором, установлены на выводах системной магистрали;
WTBT- указывает на ра бо ту с отдельными байтами и вырабатывается при обраще ни и по нечетному адресу (операнд - старший байт) или при отработке байтовых команд .
Сигнал VIRQ является запросом на прер ывание от внешнего устройства , информир ующим микропроцессор о готовности устройства передавать адрес вектора прерывания. Если прерывание разрешено, то в ответ на этот сигнал процессор вырабатывает сигналы DIN и IAK0 .
Сигнал IRQ1 обеспечивает управление режимом “СТОП-ПУСК” процессора с внешнего переключателя. Низкий уровень сигнала (активный) соответствует режиму “СТОП”.
Сигналы IRQ2 и IRQ3 вызывают прерывания по фиксированным векторам 1008 и 2708 соответственно (при переходе из высокого уровня в низкий) .
Сигнал предоставления прерывания IAK0 процессор вырабатывает в ответ на внешний сигнал VIRQ. Сигнал IAK0 передается по очереди, начиная с устройства с максимальным приоритетом, ретранслируясь от одного устройства к другому в порядке уменьшения приоритетов. Устройство с наибольшим приоритетом из числа выставивших запрос на прерывание (сигнал VIRQ) запрещает дальнейшее распространение сигнала IAK0, таким образом запрещая на время обработки данного прерывания запросы от устройств с тем же или более низким приоритетом. Однако устройства с более высоким приоритетом могут прервать обработку повторным (“вложенным”) прерыванием.
Сигнал DMR вырабатывается внешним активным устройством, требующим передачи ему системной магистрали (режим прямого доступа к памяти). В ответ па него процессор устана вли вает сигнал DMGO, предоставляющ ий системную магистраль внешнему устройству с наивысшим приоритетом из числа запросивших прямой доступ (механизм реализации приоритетов - тот же, что и для прерываний). Это устройство прекращает дальнейшее распространение сигнала DMGO и выставляет сигнал SACK, означающий, что устройство прямого доступа к памяти (ПДП) может производить обмен данными, независимо от процессора используя стандартные циклы обращения к системной магистрали.
Низкий уровень сигнала BSY означает, что микропроцессор начинает обмен по магистрали (т.е. что она занята для других устройств). Переход сигнала из низкого уровня в высокий указывает на окончание обмена.
--> ЧИТАТЬ ПОЛНОСТЬЮ <--