Реферат: Микропроцессоры Intel80386

ведущих модулей с целью образования многопроцессорных систем.

MULTIBUS I позволяет передать 8- и 16 разрядные данные и оперировать с адресами

длиной до 24 разрядов.

MULTIBUS II воспринимает 8-, 16- и 32-разрядные данные, а адреса длиной до 32

разрядов. Протоколы магистралей MULTIBUS I и II подробно описаны в документации

фирмы Intel, которую следует тщательно изучить перед использованием этих

магистралей в какой - либо системе.

4.2 MULTIBUS I

MULTIBUS I фирмы Intel представляет собой 16-разрядную многопроцессорную

систему, согласующуюся со стандартом IEEE 796.

4.3 Пример интерфейса магистрали MULTIBUS I

Один из способов организации взаимодействия между МП 80386 и магистралью

MULTIBUS I заключается в генерации всех сигналов MULTIBUS I c помощью

программируемых логических матриц (ПЛМ) и схем ТТЛ. Проще использовать

интерфейс, совместимый с МП 80286. Основные черты этого интерфейса описаны ниже.

Интерфейс магистрали MULTIBUS I состоит из совместимого с МП 80286 арбитра

магистрали 82288. Контроллер может работать как в режиме локальной магистрали,

так и в режиме MULTIBUS I; резистор на входе МВ схемы 82288, подключенный к

источнику питания, активизирует режим MULTIBUS I. Выходной сигнал MBEN

дешифратора адреса на ПЛМ служит сигналом выбора обеих микросхем 82288 и 828289.

Сигнал AEN # с выхода 82289 открывает выходы контроллера 82288.

Взаимодействие между процессором 80386 и этими двумя устройствами осуществляется

с помощью ПЛМ, в которые записаны программы генерации и преобразования

необходимых сигналов. Арбитр 82289 вместе с арбитрами магистрали других

вычислительных подсистем координирует управление магистралью MULTIBUS I,

обеспечивая управляющие сигналы, необходимые для получения доступа к ней.

В системе MULTIBUS I каждая вычислительная подсистема претендует на

использование общих ресурсов. Если подсистема запрашивает доступ к магистрали,

когда другая система уже использует магистраль, первая подсистема должна ожидать