Реферат: Модулі оперативної пам’яті SD-RAM, DDR, DDR2, DIMM

Мікросхеми динамічної пам'яті є згрупованим масивом конденсаторів - матрицею, що складається з рядків (rows) і стовпців (columns). Для перетворення аналогової величини заряду, накопиченої в конденсаторах, використовуються спеціальні підсилювачі. Крім цього, передбачені спеціальні ланцюги для заряджання конденсаторів і для запису даних.

Щоб прочитати інформацію, записану в комірці, спочатку подається сигнал Row Access Strobe (RAS), виконуючи який ми потрапляємо на потрібний рядок. При цьому заряди всього рядка поступають на підсилювачі і через деякий час можуть бути зчитані. Така операція називається активацією рядка.

Далі, отримуючи команду Column Access Strobe (CAS), ми виходимо на шукану комірку рядка. Після цього при отриманні команди Read відбувається зчитування інформації, а при директиві Write - її запис. Поки рядок залишається активним, можливі зчитування або запис і інших елементів пам'яті. При читанні інформації з комірок у конденсаторів втрачається заряд, тому їх необхідно періодично підзаряджати. Ця операція відбувається після того, як закінчується час активності рядка. Після її закриття подальше зчитування даних неможливе без повторної активації.

Елемент пам'яті через свої фізичні можливості здатний зберігати тільки один біт інформації. Для зберігання 1 байта використовується 8 елементарних елементів пам'яті. При цьому вони адресуються однаково і організовані з використанням шини даних шириною в 8 ліній. Такі об'єднані комірки утворюють слово.

Для прискорення процесу зчитування даних з різних ділянок пам'яті використовується технологія з декількома масивами, або банками пам'яті. Їх можна уявити собі як книгу, що складається з деякого числа сторінок-матриць. Банки працюють абсолютно незалежно один від одного. Наприклад, дані можна прочитувати з пам'яті одного, обробляти і закладати в пам'ять іншого. При цьому будуть відсутні затримки на активацію і закриття рядків даних в масиві пам'яті, що спостерігалося б у разі одного банку. Подібна архітектура значно прискорює процес доступу до даних. Контролер пам'яті при зверненні використовує номер банку, номер рядка і номер колонки масиву пам'яті. Тобто, маючи номер банку, RAS і CAS, цей чіп знає точні координати потрібного йому елементу пам'яті.

Природно, що на кожну операцію зчитування даних з пам'яті потрібний час. Тут ми стикаємося з так званими таймінгами, або затримками, які характеризують швидкодію модуля і вимірюються в тактах або наносекундах.

Після видачі команди RAS для вибору потрібного рядка потрібний час на її активацію, який зазвичай складає 2-5 тактів. Дану затримку прийнято називати Ras-to-cas Delay (RCD). Після цього очікування контролер пам'яті ініціалізує команду вибору стовпця і після часу, рівного затримці CAS, прочитує дані. Цей параметр прийнято називати CAS Latency (CL), на практиці він зазвичай так само варіюється від 2 до 5 тактів. Після отримання інформації відбувається відновлення заряду на прочитаних комірках вибраного рядка, на що потрібний час, рівний RAS Precharge (RP). Ще один важливий параметр - це RAS Active to Precharge Delay (TRAS), який означає кількість тактів, протягом яких рядок повинен бути активним, перш ніж буде видана команда на заряджання.

Всі ці величини впливають в першу чергу на так звану латентність пам'яті, тобто на сумарний час очікування процесором передачі даних, що знаходяться в оперативній пам'яті. Латентність вимірюється в тактах або в наносекундах, як і таймінги.

Очевидно, що чим менша затримки, тим нижча і латентність, тим швидше відбувається робота з пам'яттю, тим більше загальна продуктивність комп`ютера. Проте надмірне зниження таймінгів може спричинити за собою нестабільність роботи системи.

Продуктивність залежить не тільки від латентності, оскільки часто здійснюється пакетна передача даних, при якій вплив затримок не так відчутно. Тут основну роль грає інший параметр, що характеризує кількість даних, які пам'ять здатна передавати (читати або записувати) за одиницю часу. Він називається пропускною здатністю пам'яті (ПЗП). Зрозуміло, що чим більше ПЗП, тим краще даний модуль. У виробників є два шляхи поліпшення цього параметра: збільшення розрядності шини і підвищення тактової частоти. Перший спричиняє за собою більше число провідних контактів, що значно ускладнює розводку друкарських плат і вимагає серйозних матеріальних вкладень. Другий шлях менш ресурсоємний, і саме з його допомогою виробники пам'яті добиваються кращих результатів. Дані про ПЗП різних типів модулів DDR2 приведені в таблиці:

Тип пам'яті	DDR2-400	DDR2-533	DDR2-600	DDR2-667	DDR2-675	DDR2-800	DDR2-900	DDR2-1000
Специфікація пам'яті	PC3200	PC4300	PC4800	PC5300	PC5400	PC6400	PC7200	PC8000
Тактова частота, МГц	200	267	300	333	338	400	450	500
Ефективна частота, МГц	400	533	600	667	675	800	900	1000
ПЗП в одноканальному режимі, Гбайт/с	3,2	4,3	4,8	5,3	5,4	6,4	7,2	8,0
ПЗП в двоканальному режимі, Гбайт/с	6,4	8,6	9,6	10,6	10,8	12,8	14,4	16,0

DDR - абревіатура, що говорить про подвійну швидкість передачі даних. Раніше широко застосовувалася пам'ять SDR (Single Data Rate), яка за один такт передає рівно одну порцію інформації. DDR встигає зробити удвічі більше, оскільки пересилає дані двічі - по обох фронтах тактового імпульсу. Прискорення передачі у пам'яті DDR2 відносно DDR пов'язане з підвищенням тактової частоти буферів вводу-виводу і існує в умовах мультиплексування. Тобто контролер-мультиплексор прочитує дані відразу з 4 банків пам'яті. Таким чином, в модулях DDR2 SDRAM в порівнянні з DDR SDRAM застосована технологія збільшення продуктивності за рахунок підвищення тактової частоти при збереженні робочих частот самих мікросхем і тієї ж розрядності шини даних.

Добиваючись прискорення за рахунок яких-небудь внутрішніх ресурсів, ми, як часто це відбувається, в чомусь програємо. Згаданий вище метод збільшення продуктивності стає причиною підвищення латентності. Це пояснюється, по-перше, наявністю схеми мультиплексування і, по-друге, невисокими тактовими частотами самих чіпів пам'яті.

Крім всього іншого, DDR2 SDRAM випускається в корпусах FBGA, які дозволяють поліпшити частотні характеристики, а також підвищити ступінь тепловіддачі. У конструкції модулів застосована схема On-die-termination. Подібні технології дозволяють також збільшити і об'єм модулів пам'яті.

Інформація про організацію, розмір і допустимі можливості пам'яті міститься в розташованому на модулі спеціальному чіпі - SPD (Serial Presence Detect). Вона зчитується BIOS для автоматичного завантаження оптимальних настройок ОЗУ. Тим самим, коли ви вперше заходите в BIOS Setup, то всі параметри, пов'язані з пам'яттю, які ви виявите, будуть узяті з SPD. Змінюючи їх в розумних межах, можна спробувати "розігнати" пам'ять шляхом збільшення частоти або зменшення таймінгів.

Найбільш пріоритетним напрямом розвитку технології оперативної пам'яті DDR SDRAM вже який рік підряд є подальше збільшення її пропускної спроможності (безпосередньо залежною від її тактової частоти) і зниження затримок. На другому місці по важливості, мабуть, розташовується зменшення її енергоспоживання і, нарешті, збільшення ємкості окремих компонентів (мікросхем) і модулів пам'яті в цілому. Мабуть, реалізація першого напряму вважається найбільш важливою, у зв'язку з чим відбувається практично безперервно, тоді як реалізація останніх з перерахованих вище завдань, як правило, вимагає певного еволюційного стрибка в технологічному розвитку (наприклад, переходу від технології DDR до технології DDR2). Дійсно, просте збільшення частоти шини пам'яті позначається на її енергоспоживанні явно не позитивним чином, тому для вирішення завдання зниження енергоспоживання потрібні інші підходи. Більш того, ситуація, як правило, ускладнюється тим, що рішення цієї задачі в певній мірі протирічить «генеральній лінії» розвитку технологій пам'яті, яка, нагадаємо, полягає в досягненні все більшої пропускної здатності (частоти) і все менших затримок. І справді, добре відомо, що перші варіанти пам'яті типу DDR2 відчутно програвали їх «рівночастотним» аналогам типу DDR по затримках. Проте, необмежене зростання частот (і зниження затримок) в рамках однієї і тієї ж технології пам'яті неможливе - воно обмежене цілком певними фізичними причинами (перш за все, тепловиділенням), тому «еволюційні стрибки» в розвитку технологій пам'яті все ж таки необхідні.

Так йшла справа при першому еволюційному стрибку в розвитку технологій пам'яті DDR SDRAM - переході від DDR до DDR2. Перші зразки DDR функціонували на частоті всього 100 Мгц (і мали рейтинг DDR-200), потім частота поступово збільшилася до 200 Мгц (DDR-400). Відбувалося одночасне зменшення затримок. Потім з'явилися і більш високочастотні модулі пам'яті DDR (аж до 300 Мгц, тобто DDR-600), проте офіційно вони так і не були прийняті стандартом JEDEC. Збільшення частоти модулів пам'яті, або зниження затримок вимагало підвищення напруги живлення із стандартного рівня 2.5 В до значень порядку 2.85 В, проблема надмірного тепловиділення вирішувалася, як правило, застосуванням звичайних тепловідводів.

Коли подальше збільшення тактових частот пам'яті DDR виявилося практично неможливим, на ринку оперативної пам'яті з'явилося нове, друге покоління пам'яті DDR SDRAM - пам'ять DDR2, яка поступово почала доводити свою конкурентоспроможність і поволі, але впевнено витісняти «старе» покоління пам'яті DDR. Первинні варіанти DDR2 були представлені частотами 200 Мгц (DDR2-400) і 266 Мгц (DDR2-533) - так би мовити, DDR2 почала свій розвиток там, де закінчила свій розвиток DDR. Більш того, первинний стандарт DDR2 передбачав набагато більш високочастотні варіанти, в порівнянні із звичною DDR - 333-мгц модулі типу DDR2-667 і 400-мгц варіант DDR2-800. При цьому мікросхеми DDR2 були засновані на новому технологічному процесі, що дозволяє використовувати напругу живлення всього 1.8 В (що було одним з чинників зниження їх енергоспоживання) і досягати вищих ємкостей компонентів і, отже, модулів пам'яті.

Завдяки чому вдалося досягти (спочатку - в теорії, а потім - і на практиці) великих тактових частот (а отже, і пропускної здатності) пам'яті DDR2 при одночасному зменшенні її енергоспоживання, в порівнянні з DDR? Чи були при цьому у DDR2 тільки одні переваги перед DDR, чи були і недоліки? Щоб відповісти на ці питання, дозволимо собі зробити короткий екскурс в теорію. Спершу, розглянемо гранично спрощену схему функціонування пам'яті типу DDR (мал. 1).

Мал. 1. Схематичне зображення передачі даних в мікросхемі пам'ятіDDR-400

Передача даних від мікросхем пам'яті модуля до контролера пам'яті по зовнішній шині даних здійснюється по обох напівперіодах синхросигнала (висхідному - «фронту», і низхідному - «зрізу»). У цьому і полягає суть технології «Double Data Rate», саме тому «ефективна» частота пам'яті DDR завжди є подвоєною (наприклад, DDR-400 при 200-мгц частоті зовнішньої шини даних). Отже, «ефективна» частота зовнішньої шини даних пам'яті DDR-400 складає 400 Мгц, тоді як її дійсна частота, або частота буферів введення-виводу, складає 200 Мгц. У пристроях пам'яті першого покоління DDR внутрішня частота функціонування мікросхем пам'яті прирівняна до дійсної частоти зовнішньої шини (частоті буферів вводу-виводу) і складає 200 Мгц для даної мікросхеми пам'яті DDR-400. При цьому абсолютно очевидно, що для того, щоб передавати по 1 біту даних за такт (по кожній лінії даних) по зовнішній шині з «ефективною» частотою 400 Мгц, за один такт внутрішньої 200-мгц шини даних необхідно передати 2 біта даних. Іншими словами, можна сказати, що за інших рівних умов внутрішня шина даних повинна бути удвічі ширше в порівнянні із зовнішньою шиною даних. Така схема доступу до даних називається схемою «2n-передвибірки» (2n-prefetch).

Мал. 2. Схематичне зображення передачі даних в мікросхемі пам'ятіDDR2-800

Найбільш природним чином вирішення проблеми досягнення вищих тактових частот при переході від DDR до DDR2 є зниження тактової частоти внутрішньої шини даних удвічі по відношенню до реальної тактової частоти зовнішньої шини даних (частоті буферів введення-виводу). Так, в даному прикладі мікросхем пам'яті DDR2-800 (мал. 2) частота буферів введення-виводу складає 400 Мгц, а «ефективна» частота зовнішньої шини даних - 800 Мгц (оскільки суть технології Double Data Rate залишається в силі - дані як і раніше передаються як по висхідному, так і по низхідному напівперіоді синхросигналу). При цьому частота внутрішньої шини даних складає всього 200 Мгц, тому для передачі 1 біта (по кожній лінії даних) за такт зовнішньої шини даних з ефективною частотою 800 Мгц на кожному такті 200-мгц внутрішньої шини даних потрібно передати вже 4 бітів даних. Іншими словами, внутрішня шина даних мікросхеми пам'яті DDR2 повинна бути в 4 рази ширше в порівнянні з її зовнішньою шиною. Така схема доступу до даним, реалізована в DDR2, називається схемою «4n-передвибірки» (4n-prefetch). Її переваги перед схемою 2n-prefetch, реалізованою в DDR, очевидні. З одного боку, для досягнення рівної пікової пропускної спроможності можна використовувати удвічі меншу внутрішню частоту мікросхем пам'яті (200 Мгц для DDR-400 і всього 100 Мгц для DDR2-400, що дозволяє значно понизити енергоспоживання). З іншого боку, при рівній внутрішній частоті функціонування мікросхем DDR і DDR2 (200 Мгц як для DDR-400, так і DDR2-800) останні характеризуватимуться удвічі більшою теоретичною пропускною спроможністю. Але очевидні і недоліки - функціонування мікросхем DDR2 на удвічі меншій частоті (в умовах рівності теоретичної пропускної спроможності пристроїв DDR і DDR2) і використання складнішої схеми перетворення «4-1» приводить до відчутного зростання затримок, що і спостерігалося на практиці в ході дослідження перших зразків модулів пам'яті DDR2.

Подальший розвиток технології пам'яті DDR2 з'явився істотно аналогічним розвитку її попереднього покоління, пам'яті DDR. А саме, були досягнуті частоти в 333 і 400 Мгц (тобто реалізовані офіційні стандарти DDR2-667 і DDR2-800). Були значно понижені затримки, навіть офіційно з'явилася нова версія стандарту JEDEC (Jesd79-2b), що допускає зниження схеми таймінгів від 4-4-4 до 3-3-3, - для DDR2-533, від 5-5-5 до 4-4-4 - для DDR2-667, від 6-6-6 до 5-5-5 і навіть 4-4-4 - для DDR2-800. Звичайно ж, услід з'явилися і «нестандартні» різновиди DDR2, що по своїй частоті виходять далеко за межі специфікації JEDEC - аж до 625 Мгц («DDR2-1250») при схемі таймінгів 5-5-5, або «стандартні» DDR2-800, але з екстремально низькими схемами таймінгів на зразок 3-3-3. Як і раніше, для досягнення таких рекордів було потрібно значне підняття живлячої напруги модулів із стандартного рівня 1.8 В до екстремально високих рівнів порядка 2.4 В (що зовсім трохи поступається стандартному значенню попереднього покоління пам'яті DDR - 2.5 В). Зрозуміло, це потребувало застосування складніших способів відведення тепла від мікросхем пам'яті - як оригінальних, патентованих фірмових конструкцій тепловідводів, так і застосування зовнішнього активного охолоджування.

Проте, як і у випадку з минулим поколінням пам'яті DDR, на сьогоднішній день межа технології пам'яті DDR2 (по частоті, затримках і значно збільшеному тепловиділенню внаслідок значного збільшення живлячої напруги) практично досягнута. Тому вже сьогодні цілком закономірно чекати черговий «еволюційний стрибок» технології пам'яті DDR SDRAM - перехід від пам'яті стандарту DDR2 до нового стандарту DDR3.

Мал. 3. Схематичне зображення передачі даних в мікросхемі пам'ятіDDR3-1600

Неважко здогадатися, що основний принцип, який лежить в основі переходу від DDR2 до DDR3, в точності повторює розглянуту вище ідею, закладену при переході від DDR до DDR2. А саме, DDR3 - це все та ж DDR SDRAM, тобто передача даних як і раніше здійснюється по обох напівперіодах синхросигнала на подвоєній «ефективній» частоті щодо власної частоти шини пам'яті. Тільки рейтинги продуктивності зросли в 2 рази, в порівнянні з DDR2 - типовими швидкісними категоріями пам'яті нового стандарту DDR3 будуть різновиди від DDR3-800 до DDR3-1600 (а можливо, і вище). Чергове збільшення теоретичної пропускної спроможності компонентів пам'яті в 2 рази знов пов'язане із зниженням їх внутрішньої частоти функціонування в стільки ж раз. Тому відтепер, для досягнення темпу передачі даних із швидкістю 1 біт/такт по кожній лінії зовнішньої шини даних з «ефективною» частотою в 1600 Мгц (як в прикладі, розглянутому на мал. 3 використовувані мікросхеми 200 Мгц повинні передавати по 8 біт даних за кожен такт. Тобто ширина внутрішньої шини даних мікросхем пам'яті опиниться вже в 8 разів більше в порівнянні з шириною їх зовнішньої шини. Очевидно, така схема передачі даних з розглянутим перетворенням типу «8-1» називатиметься схемою «8n-передвибірки» (8n-prefetch). Переваги при переході від DDR2 до DDR3 будуть тими ж, що і при переході, що відбувся раніше, від DDR до DDR2: з одного боку, це зниження енергоспоживання компонентів в умовах рівності їх пікової пропускної спроможності (DDR3-800 проти DDR2-800), з іншого боку - можливість подальшого нарощування тактової частоти і теоретичної пропускної спроможності при збереженні колишнього рівня «внутрішньої» частоти компонентів (DDR3-1600 проти DDR2-800). Тими ж будуть і недоліки - подальший розрив між «внутрішньою» і «зовнішньою» частотою шин компонентів пам'яті приводитиме до ще більших затримок. Відносне збільшення останніх, при переході від DDR2 до рівночастотної DDR3, буде приблизно таким же, як і при переході від DDR до рівночастотної DDR2.

--> ЧИТАТЬ ПОЛНОСТЬЮ <--