Реферат: ПК на основе процессора INTEL 80286

Основной шиной, связывающей компьютер в единое целое, является S- шина. Именно она выведена на 8 специальных разъемов слотов. Эти слоты хорошо видны на системной плате компьютера. В них стоят платы периферийных адаптеров.

Линии адреса, идущие от микропроцессора, образуют так называемую L- шину. Для передачи этого адреса на S- шину имеются специальные буферные регистры- защелки. Эти регистры- защелки не только передают адрес с L- шины на S- шину, но так же разъединяют их в случае необходимости. Такая необходимость возникает, например, когда осуществляется прямой доступ к памяти. В этом случае на S- шину выставляют контроллер прямого доступа 8237А и так называемые страничные регистры. Они подключены к X- шине, которая так же через буферные регистры соединена с системной S-шиной. Таким образом, наличие трех шин позволяет выставлять адреса на системную шину различным микросхемам.

Все микросхемы на системной плате, кроме процессора и сопроцессора, подключены к X- шине, в которой имеется адресная часть (XА- шина), линия данных (XD- шина) и управляющие сигналы (XCTRL- шина). Поэтому они отделены от процессора двумя буферами: между L- и S- шинами и между S- и X- шинами.

Кроме этих трех шин в компьютере имеется M- шина, предназначенная для отделения системной S- шины от оперативной памяти.

РЕГИСТРЫ ПРОЦЕССОРА 80286

Набор регистров процессора 80286 представляет собой строгое расширение набора регистров 8086, который имел 14 регистров. В процессоре 80286 появились дополнительно еще 5 новых регистров, в результате чего их общее число увеличилось до 19.

Далее рассматриваются так называемые "видимые" регистры, содержимое которых можно либо прочитать, либо изменить программным способом. Отметим, что в процессоре имеются "невидимые регистры", хранящие различную информацию для работы процессора и ускоряющие его работу. Регистры представлены на рисунке ("невидимые" изображены одинарной линией).

AX	AH	AL
BX	BH	BL
CX	CH	CL
DX	DH	DL

SP

BP

SI

DI

Права доступа к сегменту CS	Базовый адрес сегмента CS	Размер сегмента CS	CS
Права доступа к сегменту DS	Базовый адрес сегмента DS	Размер сегмента DS	DS
Права доступа к сегменту SS	Базовый адрес сегмента SS	Размер сегмента SS	SS
Права доступа к сегменту ES	Базовый адрес сегмента ES	Размер сегмента ES	ES

IP

F

MSW

Базовый адрес таблицы

GDTR

Базовый адрес таблицы

IDTR

Права доступа

Базовый адрес сегмента с локальной дескрипторной таблицей

Размер сегмента с локальной таблицей

LDTR

Права доступа

Базовый адрес сегмента состояния текущей задачи

Размер сегмента с состоянием задачи

TR

Регистры можно объединить в группы по схожести выполняемых ими функций. В первую группу, называемую группой регистров общего назначения, входят регистры AX, BX, CX, DX. Они предназначены в основном для хранения данных- шестнадцати битных слов. Только регистры BX и DX могут дополнительно использоваться как адресные: регистр BX- как адрес смещения байта или слова в оперативной памяти, регистр DX- как адрес порта ввода/вывода. При обработке данных каждый из этих регистров имеет свои особенности. Например, регистр AX всегда используется как один из операндов в команде умножения, регистр CX используется как счетчик командой LOOP организации цикла, DX как расширение регистра AX в командах умножения и деления. Эти регистры можно рассматривать как состоящие из двух однобайтовых регистров каждый: AX состоит из AH и

AL, BX- из BH и BL и т.д.

Следующую группу образуют регистры SP, BP, SI, DI. Эта группа называется группой адресных и индексных регистров. Из названия видно, что эти регистры могут использоваться в качестве адресных. Кроме того, их можно использовать в качестве операндов в инструкциях обработки данных.

Третья группа регистров CS, DS, SS, ES образует группу сегментных регистров. В процессоре 80286 доступ к данным и коду программы осуществляется через "окна" размером максимум 64К каждое. Есть окно с программой, его начало определяется регистром CS; есть окно с данными, начало которого определяется регистром DS. Начало окна со стеком определяется регистром SS, а дополнительного окна с данными- регистром ES.

В процессоре 80286 появилась возможность размещать таблицу векторов прерываний в произвольном месте оперативной памяти, а не обязательно в самом начале, как в процессоре 8086. Для этого имеется специальный регистр IDTR, по структуре аналогичный специальному сорока битному регистру GDTR (определяющий положение и размер глобальной дескрипторной таблицы, для определения же локальной дескрипторной таблицы имеется шестнадцати битный регистр LDTR). Он определяет начало и размер таблицы векторов прерываний. Имеются так же специальные команды его чтения и записи.

Регистр IP служит для хранения адреса смещения следующей исполняемой команды, а регистр F- для хранения флагов.

В процессоре 80286 появился новый регистр MSW, называемый словом состояния, или регистром состояния. Его значение прежде всего в том, что, загружая этот регистр состояния специальным значением (с битом PE=1), мы тем самым переключаем режим работы с обычного на защищенный.

И наконец, последний девятнадцатый регистр TR служит для организации многозадачной работы процессора в защищенном режиме. В обычном режиме он просто недоступен. Этот регистр служит селектором сегмента состояния задачи. Существуют выполняемые только в защищенном режиме команды чтения этого регистра TR и записи в него.

Таким образом, а процессоре 80286 при сравнении его с 8086 появилось пять новых "видимых" регистров и шесть "невидимых", четыре из которых связаны с регистрами CS, DS, SS, ES. Все новые регистры служат для управления доступом к памяти и организации многозадачной работы процессора.

Память

В отличие от недавно появившихся типов памяти, работа ИС асинхронной памяти не привязана жестко к тактовым импульсам системной шины. Поэтому данные на этой шине появляются в произвольные моменты времени (асинхронно). Но поскольку контроллер памяти (и системной шины) - устройство синхронное, то отсчет времени ведется в тактах. И если данные появятся на выходах ИС даже сразу после тактового импульса, они будут обработаны только с приходом следующего импульса. Это ограничивает возможности асинхронных ИС. Самым первым способом обмена данными с ОЗУ был так называемый Conventional с рабочей частотой от 4,77 до 40 МГц. Он позволял считывать и записывать информацию в строку только на каждый пятый такт (по механизму, описанному ранее). Поэтому из-за своей медлительности он вскоре был заменен более прогрессивными типами. Для Conventional общее число тактов, затрачиваемых на пересылку 4 строк данных, равно 20 (5 тактов для доступа по первому адресу – 5 по второму – 5 по третьему – 5 по четвертому).

FPM

Это самый ранний тип памяти, применявшийся во всех 286-386 компьютерах. В нем реализован режим постраничной адресации (fast page mode). Этот режим основан на том, что после выбора строки в ядре передача данных на выход и с выхода выполняется просто подключением к входным/выходным формирователям данных нужного "столбца" (столбцов, если понимать под столбцом один разряд в матрице ядра). Следовательно, при повторных обращениях к одной и той же строке ядра не нужно подавать адрес строки, дешифрировать его, считывать строку. В FPM повышение скорости обмена данными достигается благодаря передаче полного адреса (строки и столбца) только при первом обращении к памяти. При остальных обращениях в пределах той же строки указывается лишь сокращенный адрес (только столбцы). В результате потери времени сокращаются на два такта, ранее нужные для передачи адреса каждой строки (нет тактов для передачи собственно адреса строки и активизации сигнала RAS). Схема чтения FPM теперь другая - 5–3–3–3, даже на частоте 66 МГц. По сравнению с Conventional (20 тактов) это дает увеличение производительности на целых 70%. Однако если программа часто обращается к разным областям памяти, переходя на другую строку ядра, то формируется полный адрес, что сводит преимущества метода на нет. К счастью, на практике часто происходит обмен достаточно крупными сплошными массивами данных (например, многие команды процессора кодируются несколькими байтами). Возможно, именно поэтому метод был положен в основу всех последующих технологий, однако нужно все же не забывать, что все их преимущества также проявляются только в пределах одной страницы (строки ядра).

EDO

Архитектура EDO (extended data output) характеризуется увеличенным по сравнению с FPM временем хранения данных на выходе микросхемы. Дело в том, что в обычных ИС FPM выходные данные остаются действительными только при активном сигнале CAS (рис. 2б). Из-за этого при втором и последующих доступах к странице требуется три такта: такт переключения CAS в активное состояние, такт считывания данных и такт переключения CAS в неактивное состояние. В ИС EDO данные запоминаются во внутреннем регистре по активному (спадающему) фронту сигнала CAS и сохраняются еще некоторое время после появления следующего активного фронта. Это позволяет нормально использовать данные, когда CAS переведен в неактивное состояние. При этом схема чтения у EDO уже 5–2–2–2 (11), что на 20% быстрее FPM (14), и нормальная работа возможна даже при тактовой частоте контроллера памяти (и системной шины) 75 МГц. Память EDO до сих пор верой и правдой служит во всех компьютерах с частотой процессора до 166 МГц (и с системными платами на чипсетах до Intel 430 FX), а также во многих видеоускорителях трехмерной графики. EDO также используется в тех случаях, когда мощный контроллер памяти сам оптимизирует организацию банков памяти и их чередование при многобанковой структуре ОЗУ, характерной для некоторых серверов. Несмотря на появление других типов, этот тип ИС еще долго не уйдет со сцены - это подтверждается и тем, что ведущие производители чипов ОЗУ начали выпуск модулей со 128 Мб.

BEDO (burst EDO - EDO с пакетной пересылкой данных)

Архитектура BEDO была разработана в компании VIA Technologies - известном производителе чипсетов для материнских плат. В ней наряду с технологиями FPM и EDO используется пересылка данных пакетами (burst). Новизна такого метода в том, что при первом обращении данные автоматически считываются сразу же для нескольких последовательных слов (ведь ядро устроено так, что всегда считывается целая строка, то есть все столбцы становятся известны). При этом для пересылки burst-пакета задаются адрес строки и адрес только самого первого "столбца", а внутренний счетчик автоматически следит за тем, чтобы был передан весь пакет. Это исключает необходимость пересылать адреса для последующих ячеек. Таким образом, благодаря burst-технологии увеличивается эффективность последовательного чтения больших массивов данных. Новый способ пересылки сокращает время считывания каждого слова еще на такт, что позволяет BEDO работать по схеме 5–1–1–1 (всего 8 тактов). Однако для этого необходима поддержка со стороны набора системной логики. В число таких наборов входят Intel 430 HX, VIA 580VP, 590VP. Максимальная паспортная рабочая частота BEDO - 66 МГц, хотя ИС хорошо функционируют на частоте вплоть до 83 МГц. BEDO еще не успела широко распространиться, как была вытеснена SDRAM, разработанной приблизительно в то же время Intel. Завершая рассмотрение асинхронных типов ИС, отметим, что их быстродействие принято характеризовать временем цикла обращения, то есть минимальным периодом, с которым можно выполнить циклическое обращение по произвольным адресам (все пять операций). Именно это имеется в виду, когда говорят о "60-наносекундном модуле". При переходе к синхронной памяти (использующей для работы внешнюю тактовую частоту) вместо продолжительности цикла доступа стали применять минимально допустимый период тактовой частоты. Так появились "10-нс модули памяти", "8-нс" и даже "7-нс". Увы, за один такт добраться к произвольным данным не могут и они.

Вспомогательные микросхемы для СМПУ.

Тактовый генератор

Для получения стабильной определенной частоты на системной плате могут находиться 1 или 2 кварцевых асоцилятора. Повышать частоту тактовых импульсов можно лишь до определенного предела, фиксированного для каждой модели микропроцессора. Для многих микропроцессоров существует и нижний уровень ограничения на тактовую частоту.

Дело в том, что отдельные узлы микропроцессора могут быть построены по принципу динамической памяти, и требовать постоянной регенерации. Выходной сигнал основного кварцевого генератора предварительно делится на 2 и обозначается как CLK2IN . Тактовый сигнал для шины ISA обычно равен 8 МГц. Он обычно обозначается как ATCLK или BBVSCLK . При переключении кнопки Turbo тот или иной тактовый сигнал подключается к соответствующему входу микропроцессора. Системная шина может тактироваться либо сигналом CLK2IN , либо CLK2IN/2 , либо ATCLK . Для каналов DMA на системной плате используется еще один сигнал SCLK зависящий от CLK2IN и от ATCLK . Для часов реального времени на системной плате используется отдельный кварц 32768 Кбит.

Контроллер прерываний

В первых IBM PC использовалась микросхема Intel 8259 (I8259) имеющая 8 входов для сигналов прерываний. Контроллер программируется на установление приоритетов прерываний, наивысшим приоритетом обладает линии IRQ0 , наименьшим IRQ7 . Значит в IBM PC/AT количество линий прерываний увеличено до 15 путем каскадного включения двух микросхем I8259 при котором выход второго контроллера подключался к входу IRQ2 первого. Таким образом, линии IRQ8-IRQ15 имеют приоритет ниже, чем IRQ1 , но выше чем IRQ3 .

Контроллер прямого доступа к памяти

В IBM PC/XT для организации прямого доступа к памяти использовалась одна 4 контактная микросхема I8237 . Канал 0 которой предназначен для регенерации динамической памяти. Каналы 2 и 3 предназначены для управления высокоскоростной передачей данных между дисководов системных дисков винчестеров и операционной памятью. Только канал 1 DMA был доступен для дополнительного оборудования. IBM PC/AT имеет уже 7 каналов прямого доступа к памяти. В первых компьютерах это достигалось каскадным включением двух микросхем I8237 . Так как прямой обмен данными между операционной памятью и периферийными устройствами имеет существенное ограничение, в том числе и по скорости то PC/AT задействован только канал 2 для обмена с приводом гибкого диска. Для первых 4 каналов с 0 по 3 передача данных осуществляется побайтно. Для каналов 5-7 16 разрядными словами.

Другие вспомогательные микросхемы

Таймеры, реализованные ранее на микросхеме I8254 и часы реального времени MC146818A . В зависимости от типа процессора на системной плате могут располагаться контроллеры шины и памяти, системный и периферийный контроллеры, кэш контроллер, а также буфера для данных и адресов.

Набор микросхем или chipset

Современный PC уже не использует отдельные чипы контроллеров 8259 и 8237. Их функции реализованы в СБИС системных и периферийных контроллеров. На системных платах вместо большого количества микросхем средней степени интеграции MSI заменено на несколько от 1 до 4 СБИС (VLSI ). Такие VLSI называют набором микросхем или chipset. Они занимают меньше места, потребляют меньший ток, имеют более высокую надежность. Например, набор Triton (8243 0FX) фирмы Intel поддерживает специализацию локальной шины PCI , синхронную (конвейерную) и асинхронную кэш память, а также EDO и FPMDRAM . Он имеет также встроенный контроллер Enhanced IDE устройств. В большинство наборов разных фирм тем или иным образом входит периферийный контроллер, например микросхема 82С206 или ей подобная, функционально содержащая 2 контроллера прерываний типа 8259, 2 контроллера прямого доступа к памяти типа 8237, таймер типа 8254, часы реального времени и более 100 байт CMOS RAM для хранения системной конфигурации.

Системные локальные шины

Передачей информации по шине управляет одно из подключенных к ней устройств или специально выделенный для этого узел называемый арбитром шины. Системная шина IBM PC и PC/XT была предназначена для одновременной передачи только 8 бит информации, она имела 20 адресных линий (адресное пространство 1Мбайт), для работы с внешними устройствами в этой шине имелись 4 линии адресных прерываний и 4 линии запросов прямого доступа к памяти. Для подключений плат расширения использовались 62 контактные разъемы. Системной шиной микропроцессор синхронизировался от одного тактового генератора с частотой 4,77МГц. Теоретическая скорость передачи могла достигать 4,5Мбайт в секунду.

Шина ISA