Реферат: Процессор. Блок целочисленной арифметики.
MK(3) C0 A0 У3 > y3 >
y4 C M y3 A1 y1 < y1 <
 |
y5 1
y3
D Tзн2 D Tзн1
Р2
у1 С у3 С
1 D T
y3
y1 1 C
Рис. 5.
5. Функциональная схема управляющей части
Функциональная схема УЧ устройства представлена на Рис. 8 и включает следующие основные части: триггер запуска (Тзап), управляющую память (УП), регистр адреса МК (RGAMK), схему формирования управляющих сигналов МО у1 - у12 , основу которой составляет дешифратор МК (DCMK), мультиплексор логических условий (MS) и триггер ошибки (Тош), который устанавливается в 1 при обнаружении ошибки в МК, считываемой из УП.
Исходя из количества вершин в графе МП на Рис. 6 и ее сложности, определим ориентировочно количество ячеек в УП, равным 3 сегментам по 16 ячеек в каждом. Формат МК, записываемой в ячейке УП, приведен на Рис. 7.
 |  |  | | |
 | ||||
 |  |
MK Y XvSнов A` B
 |
0 1 2 3 4 Q1 Q2 Q3 Q4 W P к.р
Рис. 7
Здесь старшие 9 разрядов образуют операционное поле МК. В первых 5 разрядах кодируются горизонтальным способом микроприказы МК(0 - 4),
начало
 |
4
a
0 1 2
y6 6
y11 1 9
0
