Реферат: Процессор персонального компьютера

Сброс

(обобщенная схема работы процессора х86)

Кэш команд PentiumIV принимает транслированные и декодированные микрокоманды, готовые к передаче на внеочередное исполнение, и формирует из них мини – программы («отслеживания» - traces).

Декодирование

инструкций

↓

Тrace Сache

↓

Планирование

↓

Исполнение

↓

Сброс

(схема работы процессора PentiumIV)

По мере выполнения препроцессором накопленных отслеживаний кэш с отслеживаниями посылает до трех микрокоманд за такт на внеочередное устройство исполнения. В этом случае команды не нужно транслировать или декодировать. И только в случае промаха кэше первого уровня (L1) препроцессор начнет выбирать и декодировать инструкции из кэша второго уровня (L2) – к основному конвейеру добавляется дополнительные 8 ступеней.

Кэш с отслеживаниями работает в двух режимах:

- исполнительном (executemode);

- построения отслеживающих сегментов (tracesegmentbuildmode).

В режиме исполнения кэш L1 передает команды исполнительным устройствам. Когда наступает промах этого кэша, он переходит в режим отслеживающих сегментов. В этом режиме препроцессор выбирает команды из кэша L2, транслирует их в микрокоманды, создает отслеживающий сегмент, который затем перемещается в кэш с отслеживающими и далее выполняется. Кэш – память уровня L2 с улучшенной передачей данных объемом 256 Кб ускоряет обмен информацией между кэш – памятью уровня 2 и ядром процессора.

Улучшенная система динамического исполнения – сложное устройство предположительного исполнения, хранящие команды для исполнительных устройств. Эта система позволяет исполнительным устройствам выбирать команды из большого набора предстоящих операций.

Как было отмечено выше, процессор начинает декодирование лишь в случае промаха кэша L1. Поэтому он разработан таким образом, чтобы декодировать только одну х86 – команду за такт. Так как длинный х86 – команды декодируются в 2 или 3 микрокоманды, то чтобы не засорять кэш с отслеживаниями, поступают следующим образом. Как только при создании отслеживающего сегмента кэш с отслеживаниями встречает длинную х86 – инструкцию, он вставляет в отслеживающий сегмент метку, которая указывает ячейки оперативной памяти с последовательностью микрокоманд данной инструкции. В режиме исполнения, когда кэш с отслеживаниями будет передавать поток инструкций на ступень исполнения, при попадании на такую метку он приостановит работу и на время передаст управление потоком команд микрокоду оперативной памяти.

11. Кодовые названия

Кодовые названия процессоров Intel

Семейство 486.

Р24. Первый 32 – разрядный процессор. 1,25 млн. транзисторов; тактовая частота – 50 – 66 МГц; кэш – память L1 – 8 Кб; кэш – память L2 на матричной плате – до 512 Кб; шина данных 32 – разрядная (25 – 33 МГц); адресная шина 32 – разрядная; общая разрядность – 32.

Р24С. Последний 486 процессор с 16 Кб кэшем первого уровня; 1,6 млн. транзисторов; тактовая частота – 75 – 100 МГц; кэш первого уровня 16 Кб; кэш второго уровня на матричной плате – до 512 Кб; процессор 32 – разрядный; шина данных 32 – разрядная (25 – 33 МГц); адресная шина 32 – разрядная; общая разрядность – 32.

Семейство PentiumMMX.

Р5. Первый процессор с двухконвейерной структурой, выпускался под Socket 4; кэш – память – 16 Кб; 3,1 млн. транзисторов; технология производства – 0,8 мкм; тактовая частота – 60 – 66 МГц; L1 – 16 Кб; L2 на матричной плате – до 1 Мб; процессор 64 – разрядный; шина данных 64 – разрядная (60 – 66 МГц); адресная шина 32 – разрядная; общая разрядность – 32.

Р54. 3,3 млн. транзисторов; технология производства – 0,5 – 0,35 мкм; тактовая частота – 75 – 200 МГц; L1 – 16 Кб; L2 на матричной плате – до 1 Мб; процессор 64 – разрядный; шина данных 64 – разрядная (50 – 66 МГц); адресная шина 32 – разрядная; разъем Socket 5, позднее Socket 7.