Реферат: Разработка микропроцессорной системы климат-контроля
биты 6-5: RP1:RP0: Биты выбора банка при непосредственной адресации
11 = банк 3(180h-1FFh)
10 = банк 2(100h-17Fh)
01= банк 1 (080h - 0FFh)
00= банк 0 (000h - 07Fh)
бит 4: -ТО: Флаг переполнения сторожевого таймера
1 = после POR или выполнения команд CLRWDT, SLEEP
0 = после переполнения WDT
бит 3: -PD: Флаг включения питания
1 = после POR или выполнения команды CLRWDT
0 = после выполнения команды SLEEP
бит 2: Z: Флаг нулевого результата
1 = нулевой результат выполнения арифметической или логической операции
0 = не нулевой результат выполнения арифметической или логической операции
бит 1: DC: Флаг десятичного переноса/заема (для команд ADDWF, ADDWL, SUBWF, SUBWL), заем имеет инверсное значение
1 = был перенос из младшего полубайта
0 = не было переноса из младшего полубайта
бит 0: С: Флаг переноса/заема (для команд ADDWF, ADDWL, SUBWF, SUBWL), заем имеет инверсное значение
1 = был перенос из старшего бита
0 = не было переноса из старшего бита
Рисунок 2.4 - Запись значения в счетчик команд PC
13-разрядный регистр счетчика команд PC указывает адрес выполняемой инструкции. Младший байт счетчика команд PCL доступен для чтения и записи. Старший байт РСН, содержащий <12:8> биты счетчика команд PC, не доступен для чтения и записи. Все операции с регистром РСН происходят через дополнительный регистр PCLATH. При любом виде сброса микроконтроллера счетчик команд PC очищается. На рисунке 2-5 показано две ситуации загрузки значения в счетчик команд PC. Пример сверху, запись в счетчик команд PC происходит при записи значения в регистр PCL (PCLATH <4:0> —> РСН).
2.1.4 Порты ввода/вывода.
Некоторые каналы портов ввода/вывода мультиплицированы с периферийными модулями микроконтроллера. Когда периферийный модуль включен, вывод не может использоваться как универсальный канал ввода/вывода.
PORTA - 6-разрядный порт ввода вывода. Все каналы PORTA имеют соответствующие биты направления в регистре TRISA, позволяющие настраивать канал как вход или выход. Запись Т в TRISA переводит соответствующий выходной буфер в 3-е состояние. Запись '0' в регистр TRISA определяет соответствующий канал как выход, содержимое защелки PORTA передается на вывод микроконтроллера (если выходная защелка подключена к выводу микроконтроллера).
RA4 - имеет триггер Шмидта на входе и открытый сток на выходе, мультиплицирован с тактовым входом TOCK1. Все остальные каналы PORTA имеют TTL буфер на входе и полнофункциональные выходные КМОП буферы.
Каналы PORTA мультиплицированы с аналоговыми входами АЦП и аналоговым входом источника опорного напряжения VREF . Биты управления режимов работы каналов порта ввода/вывода PORTA находятся в регистре ADCON1.
Биты регистра TRISA управляют направлением каналов PORTA, даже когда они используются как аналоговые входы. Пользователь должен удостовериться, что соответствующие каналы PORTA настроены на вход при использовании их в качестве аналоговых входов.
Таблица 2.3 - Функциональное назначение выводов PORTA
| Обозначение вывода | №бита | Тип буфера | Описание |
| RA0/AN0 | Бит0 | TTL | Двунаправленный порт ввода/вывода или аналоговый вход |
| RA1/AN1 | бит 1 | TTL | Двунаправленный порт ввода/вывода или аналоговый вход |
| RA2/AN2 | бит 2 | TTL | Двунаправленный порт ввода/вывода или аналоговый вход |
| RA3/AN3 | Бит3 | TTL | Двунаправленный порт ввода/вывода или аналоговый вход |
| RA4/TOCK1 | бит 4 | ST | Двунаправленный порт ввода/вывода, может использоваться как ТОСК1, выход с открытым стоком |
| RA5/-SS/AN4 | бит 5 | TTL | Двунаправленный порт ввода/вывода или вход выбора синхронного последовательного порта или |
Обозначение: ST = вход с триггером Шмидта; TTL = входной буфер TTL.
2.1.5 Система команд.