Реферат: Разработка цифрового таймера

Принципиальная схема этого блока приведена на рис.

Он построен на одном из триггеров микросхемы К555ТМ2 и трех логических элементах микросхемы К555ЛА3. Характеристики этих микросхем были даны выше.

Блок предназначен для синхронного управления РЗ и ДПЗ. На вход “Тактовые импульсы” подаются импульсы с ТГ. Благодаря инвертору на элементе DD1 триггер переключается по спаду импульса.

Рис.

Для блокировки работы блока и следовательно окончания загрузки чисел с клавиатуры используется вход S триггера.

3) Исполнительное устройство.

Исполнительное устройство должно обеспечивать включение нагрузки на время выдержки или по прошествии этого времени. Принципиальная схема этого блока представлена на рис.

Рис.

Светод