Реферат: Шины
ИВАНОВСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
КАФЕДРА СИСТЕМ, ТЕХНОЛОГИЙ, ОРГАНИЗАЦИИ ПРОИЗВОДСТВА И АСУ.
РЕФЕРАТ
«ШИНЫ»
Выполнил студент
1ого курса 3ей группы
экономического факультета
Попадюк А. В.
Проверил Голяков С. М.
ИВАНОВО – 1999
Содержание:
| Шина ISA (Industrial Standard Architecture) | 3 |
| Шина EISA (Extended Industry Standard Architecture) | 6 |
| Шина MCA (Micro Channel Architecture) | 7 |
| Локальная шина (Local bus) | 9 |
| Шина PCI (Peripheral Component Interconnect bus) | 11 |
| Шина AGP (Accelerated Graphic Port) | 13 |
| Шина USB (Universal Serial Bus) | 15 |
| Шина IEEE 1394 (Firewire) | 20 |
| (Intelligent Input/Output) | 24 |
| Шина EV-6 | 27 |
| Список использованных материалов: | 29 |
Шина ISA
(Industrial Standard Architecture)
Шина, как известно, представляет из себя, собственно, набор проводов (линий), соединяющий различные компоненты компьютера для подвода к ним питания и обмена данными. В "минимальной комплектации" шина имеет три типа линий:
- линии управления;
- линии адресации;
- линии данных.
Устройства, подключенные к шине, делятся на две основных категории - bus masters и bus slaves. Bus masters - это устройства, способные управлять работой шины, т.е инициировать запись/чтение и т.д. Bus slaves - соответственно, устройства, которые могут только отвечать на запросы. Правда, есть еще "интеллектуальные слуги" (intelligent slaves), но мы их пока для ясности замнем. Ну вот, собственно, и все, что нужно знать про шины для того, чтобы понять, о чем пойдет речь дальше.
Компания IBM в 1981 представила новую шину для использования в компьютерах серии PC/XT. Шина была крайне проста по дизайну, содержала 53 сигнальных линии и 8 линий питания и представляла собой синхронную 8-битную шину с контролем четности и двухуровневыми прерываниями (trigger-edge interrupts), при использовании которых устройства запрашивают прерывания, изменяя состояние линии соответствующего IRQ с 0 на 1 или обратно. Такая организация запросов прерываний позволяет использовать каждое прерывание только одному устройству. Кроме того, шина не поддерживала дополнительных bus masters, и единственными устройствами, управляющими шиной, были процессор и контроллер DMA на материнской плате.
62-контактный слот (см. таблицу 1) включал 8 линий данных, 20 линий адреса (А0-А19), 6 линий запроса прерываний (IRQ2-IRQ7). Таким образом, объем адресуемой памяти составлял 1 Мбайт, и при частоте шины 4.77 МГц пропускная способность достигала 1.2 Мбайта/сек.
Забавно, что IBM не опубликовала полного описания шины с временными диаграммами сигналов на линиях данных и адреса, поэтому первым разработчикам плат расширения пришлось изрядно потрудиться.
Недостатки шины, вытекающие из простоты конструкции, очевидны. Поэтому для использования в компьютерах IBM-AT ('Advanced Technology') в 1984 году была представлена новая версия шины, впоследствии названной ISA. Сохраняя совместимость со старыми 8-битными платами расширения, новая версия шины обладала рядом существенных преимуществ, как то:
- добавление 8 линий данных позволило вести 16-битный обмен данными;
- добавление 4 линий адреса позволило увеличить максимальный размер адресуемой памяти до 16 МВ;
- были добавлены 5 дополнительных trigger-edged линий IRQ;
- была реализована частичная поддержка дополнительных bus masters;
- частота шины была увеличена до 8 MHz;
- пропускная способность достигла 5.3 МВ/сек.
Реализация bus mastering не была особенно удачной, поскольку, например, запрос на освобождение шины ('Bus hang-off') к текущему bus master обрабатывался несколько тактов, к тому же каждый master должен был периодически освобождать шину, чтобы дать возможность провести обновление памяти (memory refresh), или сам проводить обновление. Для обеспечения обратной совместимости с 8-битными платами большинстиво новых возможностей было реализовано путем добавления новых линий (см. таблицу 2). Так как АТ был построен на основе процессора Intel 80286, который был существенно быстрее, чем 8088, пришлось добавить генератор состояний ожидания (wait-state generator). Для обхода этого генератора используется свободная линия (контакт В8 NOWS-'No Wait State') исходной 8-битной шины. При установке этой линии в 0 такты ожидания пропускаются. Использование в качестве NOWS линии исходной шины позволяло разработчикам делать как 16-битные, так и 8-битные "быстрые" платы.
Контакт | Название сигнала | Контакт | Название сигнала |
| B1 | Ground | A1 | I/O Channel Check |
| B2 | Reset Driver | A2 | Data7 |
| B3 | +5V | A3 | Data6 |
| B4 | IRQ2 | A4 | Data5 |
| B5 | -5V | A5 | Data4 |
| B6 | DMA Request 2 | A6 | Data3 |
| B7 | -12V | A7 | Data2 |
| B8 | J8/NOWS[1] | A8 | Data1 |
| B9 | +12V | A9 | Data0 |
| B10 | Ground | A10 | I/O Channel Ready |
| B11 | Memory Write | A11 | Address Enable |
| B12 | Memory Read | A12 | Address19 |
| B13 | I/O Write | A13 | Address18 |
| B14 | I/O Read | A14 | Address17 |
| B15 | DMA Acknoledge3 | A15 | Address16 |
| B16 | DMA Request3 | A16 | Address15 |
| B17 | DMA Acknoledge1 | A17 | Address14 |
| B18 | DMA Request1 | A18 | Address13 |
| B19 | Refresh | A19 | Address12 |
| B20 | Clock | A20 | Address11 |
| B21 | IRQ7 | A21 | Address10 |
| B22 | IRQ6 | A22 | Address9 |
| B23 | IRQ5 | A23 | Address8 |
| B24 | IRQ4 | A24 | Address7 |
| B25 | IRQ3 | A25 | Address6 |
| B26 | DMA Acknoledge2 | A26 | Address5 |
| B27 | Terminal Count | A27 | Address4 |
| B28 | Address Latch Enable | A28 | Address3 |
| B29 | +5V | A29 | Address2 |
| B30 | Oscillator | A30 | Address1 |
| B31 | Ground | A31 | Address0 |
Таблица 1. Назначение контактов разъема 8-разрядной шины ISA
Новый слот содержал 4 новых адресных линии (LA20-LA23) и копии трех младших адресных линий (LA17-LA19). Необходимость в таком дублировании возникла из-за того, что адресные линии ХТ были линиями с задержкой (latched lines), и эти задержки приводили к снижению быстродействия периферийных устройств. Использование дублирующего набора адресных линий позволяло 16-битной карте в начале цикла определить, что к ней обращаются, и послать сигнал о том, что она может осуществлять 16-битный обмен. На самом деле, это ключевой момент в обеспечении обратной совместимости. Если процессор пытается осуществить 16-битный доступ к плате, он сможет это сделать только в том случае, если получит от нее соответствующий отклик IO16. В противном случае чипсет инициирует вместо одного 16-битного цикла два 8-битных. И все бы было хорошо, но адресных линий без задержки всего 7, поэтому платы, использующие диапазон адресов меньший, чем 128Кбайт, не могли определить, находится ли переданный адрес в их диапазоне адресов, и, соответственно, послать отклик IO16. Таким образом, многие платы, в том числе платы EMS, не могли использовать 16-битный обмен…
| Контакт | Название сигнала | Контакт | Название сигнала |
| B1 | Ground | A1 | I/O Channel Check |
| B2 | Reset Driver | A2 | Data7 |
| B3 | +5V | A3 | Data6 |
| B4 | IRQ2 | A4 | Data5 |
| B5 | -5V | A5 | Data4 |
| B6 | DMA Request 2 | A6 | Data3 |
| B7 | -12V | A7 | Data2 |
| B8 | No Wait States | A8 | Data1 |
| B9 | +12V | A9 | Data0 |
| B10 | Ground | A10 | I/O Channel Ready |
| B11 | Memory Write | A11 | Address Enable |
| B12 | Memory Read | A12 | Address19 |
| B13 | I/O Write | A13 | Address18 |
| B14 | I/O Read | A14 | Address17 |
| B15 | DMA Acknoledge3 | A15 | Address16 |
| B16 | DMA Request3 | A16 | Address15 |
| B17 | DMA Acknoledge1 | A17 | Address14 |
| B18 | DMA Request1 | A18 | Address13 |
| B19 | Refresh | A19 | Address12 |
| B20 | Clock | A20 | Address11 |
| B21 | IRQ7 | A21 | Address10 |
| B22 | IRQ6 | A22 | Address9 |
| B23 | IRQ5 | A23 | Address8 |
| B24 | IRQ4 | A24 | Address7 |
| B25 | IRQ3 | A25 | Address6 |
| B26 | DMA Acknoledge2 | A26 | Address5 |
| B27 | Terminal Count | A27 | Address4 |
| B28 | Address Latch Enable | A28 | Address3 |
| B29 | +5V | A29 | Address2 |
| B30 | Oscillator | A30 | Address1 |
| B31 | Ground | A31 | Address0 |
| Ключ | Ключ | ||
| D1 | Memory Access 16 bit | C1 | System Bus High |
| D2 | I/O 16 bit | C2 | Latch Address 23 |
| D3 | IRQ10 | C3 | Latch Address 22 |
| D4 | IRQ11 | C4 | Latch Address 21 |
| D5 | IRQ12 | C5 | Latch Address 20 |
| D6 | IRQ15 | C6 | Latch Address 19 |
| D7 | IRQ14 | C7 | Latch Address 18 |
| D8 | DMA Acknoledge0 | C8 | Latch Address 17 |
| D9 | DMA Request1 | C9 | Memory Read |
| D10 | DMA Acknoledge5 | C10 | Memory Write |
| D11 | DMA Request5 | C11 | Data8 |
| D12 | DMA Acknoledge6 | C12 | Data9 |
| D13 | DMA Request6 | C13 | Data10 |
| D14 | DMA Acknoledge7 | C14 | Data11 |
| D15 | DMA Request7 | C15 | Data12 |
| D16 | +5V | C16 | Data13 |
| D17 | Master 16 bit | C17 | Data14 |
| D18 | Ground | C18 | Data15 |
Таблица 2. Назначение контактов разъема 16-разрядной шины ISA.
Несмотря на отсутствие официального стандарта и технических "изюминок" шина ISA превосходила потребности среднего пользователя образца 1984 года, а "засилье" IBM AT на рынке массовых компьютеров привело к тому, что производители плат расширения и клонов AT приняли ISA за стандарт. Такая популярность шины привела к тому, что слоты ISA до сих пор присутствуют на всех системных платах, и платы ISA до сих производятся. Правда, Microsoft в спецификации PC99 предусматривает отказ от ISA, но, как говорится, до этого нужно еще дожить.
Шина EISA (Extended Industry Standard Architecture) |
Шина EISA явилась "асимметричным ответом" производителей клонов РС на попытку IBM поставить рынок под свой контроль. В сентябре 1988 года Compaq, поддержанный "бандой девяти" - Wyse, AST Research, Tandy, собственно Compaq, Hewlett-Packard, Zenith, Olivetti, NEC и Epson - представил 32-разрядное расширение шины ISA с полной обратной совместимостью. Основные характеристики новой шины были следующими:
- 32-разрядная передача данных;
- максимальная пропускная способность - 33 МВ/сек;
- 32-разрядная адресация памяти позволяла адресовать до 4 GB (как и в расширении ISA, новые адресные линии были без задержки);
- поддержка multiply bus master;
- возможность задания уровня двухуровневого (edge-triggered) прерывания (что позволяло нескольким устройствам использовать одно прерывание, как и в случае многоуровневого (level-triggered) прерывания);
- автонастройка плат расширения;
Как и в случае 16-разрядного расширения, новые возможности обеспечивались путем добавления новых линий. Поскольку дальше удлинять разъем ISA было некуда, разработчики нашли оригинальное решение: новые контакты были размещены между контактами шины ISA и не были доведены до края разъема. Специальная система выступов на разъеме и щелей в EISA-картах позволяла им глубже заходить в разъем и подсоединяться к новым контактам. (Правда, утверждают, что при большом желании можно запихнуть и ISA-карту так, чтобы она замкнула EISA-контакты. Не знаю, не пробовал, т.к. большого опыта общения с EISA у меня нет: маленький был еще). Поскольку на данный момент шина EISA практически вымерла, приводить значения контактов разъема не имеет смысла. Стоит отметить лишь две новых сигнальных линии - EX32 и EX16, которые определяли, что bus slave поддерживает соответственно 32- и 16-разрядный цикл EISA. Если ни один из этих сигналов не был получен в начале цикла шины, выполнялся цикл ISA.
Важной особенностью шины являлась возможность для любого bus master обращаться к любому устройству памяти или периферийному устройству, даже если они имели разные разряды шины. Говоря о полной обратной совместимости с ISA, следует отметить, что ISA-карты, естественно, не поддерживали разделение прерываний, даже будучи вставленными в EISA-коннектор. Что касается поддержки multiply bus master, то она представляла собой улучшенную и дополненную версию таковой для ISA. Также присутствовали четыре уровня приоритета:
1. схемы обновления памяти;
2. DMA;
3. процессор;
4. адаптеры шины
и арбитр шины EISA - периферийный контроллер (ISP - Integrated System Peripheral) - "следил за порядком". Кроме этого, наличествовало еще одно устройство - Intel's Bus Master Interface Chip (BMIC), которое следило за тем, чтобы master "не засиживался" на шине. Через определенное количество тактов master "снимался" с шины и генерировалось немаскируемое прерывание.
MCA против EISA
Сразу же после выхода шины EISA началась "шинная война", причем это была не столько война между архитектурами (они обе ушли в прошлое), сколько война за контроль IBM над рынком персональных компьютеров. И эту войну корпорация с треском проиграла. Да, архитектура MCA по заложенным техническим решениям и перспективам развития выглядела предпочтительнее. Но, как ни странно, именно это оказалось вторым фактором, который ее сгубил. Сравнительная характеристика шин EISA и MCA представлена в виде табл. 3.
| MCA | EISA | |
| Пропускная способность, МВ/сек | 20 | 33 |
| Способ передачи данных | асинхронный | Синхронный |
| Размер карты (длина х ширина), мм | 292.1 х 88.2 | 333.5 х 127.0 |
Таблица 3. Сравнительная характеристика шин EISA и MCA.
Площадь поверхности карты EISA в 1.65 раза больше. А если еще учесть, что адаптер EISA мог потреблять более чем в 2 раза больше мощности, чем адаптер MCA, становится ясно, что делать периферию под EISA было и проще и дешевле.
Кроме того, в "шинной войне", как и везде, присутствует "рука Intel". В стремлении освободить рынок для новых процессоров 80386 и 80486, Intel выпускал EISA-чипсеты, не поддерживающие 286 процессор (не правда ли, знакомая ситуация), в то время, как шина MCA прекрасно работала и на компьютерах с 286. Таким образом, перспективная разработка IBM так и осталась перспективной разработкой, но и шина EISA не стала хитом: к тому времени, когда потребности компьютеров среднего уровня переросли возможности шины ISA, разработчики перешли, минуя EISA, к локальной шине.
Шина MCA (Micro Channel Architecture) |
"До 1 апреля 1987 года жизнь в мире РС была крайне простой: в байте было 8 бит, и при этом существовала только одна шина, по которой эти биты можно было передавать. Конечно, эта шина была "двух размеров" - разрядностью 8 и 16 бит - но это была одна шина. Но на следующий день - 2 апреля - все изменилось, и, кажется, простота больше никогда не вернется."
КрисЛонг (Chris Long) PC User.
В 1987 году компания IBM прекратила выпуск серии РС/АТ и начала производство линии PS/2. Одним из главных отличий нового поколения персональных компьютеров была новая системная шина - Micro Channel Architecture (MCA). Эта шина не обладала обратной совместимостью с ISA, но зато содержала ряд передовых для своего времени решений:
- 8/16/32-разрядная передача данных;
- 20 МВ/сек пропускная способность при частоте шины 10 MHz (в 4 раза больше,чем у ISA!) при максимально возможной пропускной способности шины 160 МВ/сек !!! (больше, чем у PCI) (правда, не все карты способны работать с такой скоростью);
- Поддержка нескольких bus master. Любое устройство, подключенное к шине, может получить право на ее исключительное использование для передачи или приема данных с другого соединенного с ней устройства. Такое устройство, по сути, представляет собой специализированный процессор, который может осуществлять обмен данными по шине независимо от основного процессора. Работу устройств координирует устройство, называемое арбитром шины (CACP - Central Arbitration Control Point). При распределении функций управления шиной арбитр исходит из уровня приоритета, которым обладает то или иное устройство или операция. Всего таких уровней четыре (в порядке убывания):
5. регенерация системной памяти;
6. прямой доступ к памяти (DMA);
7. платы адаптеров.
--> ЧИТАТЬ ПОЛНОСТЬЮ <--