Реферат: Синтез логической ячейки ТТЛШ

VIN1 1 0 pulse(0 5 0.01us 0 0 0.03us 0.2us)

VIN2 2 0 5

VCC 11 0 5

.DC vin1 0 5 0.01

.tran 0.001us 0.07us

.probe

.END

Рисунок 3 - Определение пороговых напряжений

Из графика видно, что U⁰ _пор =0,798 В и U¹ _пор =1,08 В.

Рисунок 4 - Передаточная характеристика базового логического элемента 2И-НЕ

Рисунок 5 - ВАХ на входе логического элемента

Найдены значения I⁰ =0.22 мА и I¹ =0.026 мкА.

Рисунок 6- Мощность потребляемая логическим элементом

Из графика видно, что Р⁰ =3.45 мВт и Р¹ =1.12 мВт.

Отсюда находим среднюю мощность:

Р_ср =( Р⁰ + Р¹ )/2=(3.45+1.12)/2=2.285 мВт

Из рисунка 7 находим t¹⁰ =3.39 нсек и t⁰¹ =3.44 нсек.

Находим общее время задержки:

t_з =( t¹⁰ + t⁰¹ )/2=(3.39+3.44)/2=3.415 нсек

Рисунок 7 – Временные характеристики логического элемента