Реферат: Специализированные модели управления (СМУ) систем технического зрения

Определим внутренние запоминающие элементы: регистры X_ц , Y_ц и X_т , Y_т ¾ для хранения координат соответственно центра и точек области U; X’т Y’т ¾ для хранения текущих координат точек "окна" вычисления функции R; AC¾ для формирования текущего значения функции R; R_min ¾ регистр минимального значения функции корреляции; m, n¾ для хранения размеров "окна"; r, p¾ для хранения размеров области U; Q¾ рабочий регистр; счётчики k, l¾ для организации циклов сканирования области U; i, j¾ для организации циклов сканирования "окна" вычисления функции R.

Так как m = n и r = p, то необходимо иметь только по одному регистру (m и r).

Определим разрядность регистров.

Все регистры координат имеют одну разрядность, определяемую как . В данном случае разрядность должна быть равна 7. Так как организация микросхем такова, что разрядность кратна 2, выбираем разрядность регистров X_ц , Y_ц , X_т , Y_т , X’_т , Y’_т равной 8.

Разрядность АС, R_min определяется максимально возможным значением функции корреляции. Максимальное значение получается, если яркости всех точек в "окне" исходного изображения максимальны ( - 1), а яркости всех точек эталонов - минимальны (0).

В этом случае максимальное значение равно .

Следовательно, необходимо иметь 14 разрядов. Принимаем разрядность регистров АС и R_min равной 1 Разрядность регистра Q может быть равна 8.

Количество разрядов регистров m, r и счётчиков k, l и i, j равно соответственно и , т. е. четырём и трём.

Шина A₁ формируется из выходов регистров X’_т и Y’_т , а шина A₂ ¾ из i и j. Алгоритм функционирования ВУ показан на рис. 2.

В зависимости от требований к аппаратурным затратам и быстродействию данный алгоритм может быть реализован различными способами. По аппаратурным затратам самой экономичной является реализация, при которой все операции над регистрами выполняются на одном блоке обработки.

Однако при этом все операции выполняются последовательно и значит, быстродействие самое низкое.

Самой быстродействующей является реализация, при которой все возможные для совмещения операции выполняются на своих блоках обработки.

Исходя из алгоритма, можно выделить следующие параллельно работающие блоки:

-арифметический (АР);

-формирование координаты Х адреса (АХ);

-формирование координаты Y адреса (AY);

-счётчиков (СК);

-управления (БУ).

Блоки АР, АХ, AY, СК образуют операционный блок. Структурная схема для такого разделения изображена на рис. 3.

Арифметический блок выполняет микрокоманды Y₃ , Y₁₀ , Y₁₄ , Y₁₅ , Y₂₉ , Y₂₁ .

Блок формирования координаты АХ выполняют микрокоманды Y₁ , Y₄ , Y₈ , Y₁₆ , Y₁₉ , Y₃₀ ,Y₂₃ , Y₂₅ .

Блок формирования координаты AY аналогичен блоку АХ и служит для выполнения микрокоманд Y₂ , Y₅ , Y₉ , Y₁₈ , Y₂₂ , Y₂

Блок счётчиков служит для организации циклов и выполняет микрокоманды Y₆ , Y₇ , Y₁₁ , Y₁₂ , Y₁₇ , Y₂₀ , Y₂₄ , Y₂₇ .

Блок управления предназначен для формирования управляющих сигналов а_i , подаваемых на все блоки, для организации условных и безусловных переходов. Условные переходы производятся по сигналам: внешних условий (Х₁ ), арифметического блока (Х₂ ), с блока счётчиков (Х₃ - Х₆ ).

Рисунок 2 ¾ Алгоритм функционирования ВУ

Рисунок 2 ¾ Окончание рисунка

Рисунок 3 ¾ Структурная схема оптимальной реализации