Реферат: Универсальный одноплатный контроллер на однокристальной ЭВМ
Микросхема состоит из восьми одинаковых функциональных блоков и схемы управления. Блок содержит D-триггер-«защелку» и мощный выходной вентиль без инверсии или с инверсией. При помощи схемы управления производится стробирование записываемой информации и управление третьим состоянием мощных выходных вентилей.
|
Рис. 9 |
Память программ строится на ИМС К573РФ2. К573РФ2 представляет собой многократное программируемое ПЗУ, выполненное по ЛИЗМОП технологии. Стирание записанной информации производится с помощью ультрафиолетового облучения. Емкость ИМС 573РФ2 составляет 2К*8 бит. Условное графическое обозначение микросхемы приведено на рис. 7.
Индикация ПЗУ осуществляется с помощью микросхемы АЛС324Б. Данная ИМС представляет собой семисегментный цифровой индикатор, красного цвета свечения. Условное графическое обозначение представлено на рис. 8.
Схема контроля построена на ИМС К155ЛП5. Данная микросхема является логическим элементом «сложения по модулю 2». Условное графическое обозначение показано на рис. 9.
5.Описание схемы электрической принципиальной
Рассмотрим принцип работы ОЭВМ представляет собой систему функциональных блоков, связь между которыми осуществляется через единый системный канал обмена информацией. Скорость обмена данными по стандартному интерфейсу ИРПС составляет 75…960 Бод; длина линии связи – до 3 км, число проводов в линии – 4. интерфейс обладает высокой помехозащищенностью. МК насчитывает три канала по восемь линий ввода-вывода без стробирования или два канала по восемь линий со стробированием. Предусмотрено пять лини запросов прерываний.
ОЭВМ исполняет программу, записанную в памяти программ и формирует все необходимые сигналы управления обменом данными с внешним ОЗУ и периферийными БИС. Порты периферийных БИС адресуются как ячейки внешней памяти данных. Для разделения операций с памятью данных и портами используется разряд А10 адреса (вывод Р22 КР1816 ВЕ35). Внешние схемы тактового генератора и формирования сигнала «сброс» обеспечивают правильную последовательность сброса периферийных БИС и ОЭВМ. Регистр защелка фиксирует байт адреса внешнего ЗУ, передаваемых по шине данных.
ОЗУ активизируется при А10 – 0 и при наличии RD или WR. Номер страницы ОЗУ образуют разряды А8, А9 шины адреса МК, т.е. состояние выводов Р20, Р21 КР1816ВЕ35 в цикле обращения к ОЗУ. Схема управления внешними устройствами анализирует разряд адреса А10 и устанавливает сигналы IORD и IOWT с временными соотношениями, соответствующими ТУ на БИС серии 580.
Разряды шины адреса А0 и А1 выбирают порт внутри каждой периферийной БИС, разряды А2…А5 – кристаллы адаптера последовательного интерфейса, контроллера клавиатуры и индикации соответственно. Для этого в соответствующем разряде адреса должен быть сформирован сигнал Лог 0 (при А10=1), а остальные три разряда должны быть в состоянии Лог.1. При А10=1 и появлении 0 на более чем одном разряде А2…А5 во время операции чтения может возникнуть конфликт и сбой работы МК.
Адаптер последовательного интерфейса со схемами передатчика и приемника реализует интерфейс ИРПС для связи с внешней ЭВМ или устройством, имеющим аналогичный интерфейс.
Адаптер параллельного интерфейса КР580ВВ55 обеспечивает стробированный и нестробированный ввод-вывод информации по параллельным каналам связи, сбор данных с внешних измерительных устройств и (или) управление исполнительными устройствами.
Таймер необходим для измерения временных интервалов или подсчета числа событий. Один из счетчиков микросхемы служит для задания тактовой частоты приемника и передатчика адаптера последовательного интерфейса.
Контроллер клавиатуры и индикации обслуживает индикаторное табло, опрашивает органы управления или состояния датчиков.
Схема прерываний формирует из восьми входных сигналов запросов прерываний IR0…IR7 один сигнал запроса прерывания INT для процессора, причем назначения сигналов IR0…IR3 определены внутренними потребностями контроллера.
6.Описание диаграмм временных
Рассмотрим функционирование универсального одноплатного микроконтроллера на однокристальной ЭВМ по временным диаграммам, показанным в графической части лист 3, согласно схеме электрической принципиальной в графической части лист 1 Э3.
6.1. Описание диаграмм временных регистра адреса.
При высоком уровне сигнала STB и низком сигнала ОЕ микросхемы работают в режиме шинного формирователя:
информация на выходах Q повторяется или инвертируется по отношению к входной информации D. При переходе сигнала STB из состояния высокого уровня в состояние низкого уровня происходит «защелкивание» передаваемой информации во внутреннем триггере, и она сохраняется до тех пор, пока на входе STB присутствует напряжение низкого уровня. В течение этого времени изменение информации на входах D не влияет на состояние выходов Q. При переходе сигнала STB вновь в состояние высокого уровня состояние выходов приводится в соответствие с информационными входами D.
При переходе сигнала ОЕ в состояние высокого уровня все выходы Q переходят в 3-е состояние независимо от входных сигналов STB и D. При возвращении сигнала ОЕ в состояние низкого уровня выходы Q, переходят в состояние, соответствующее внутренним триггерам.
При обращении к внешнему устройству микропроцессор в начальный период цикла выполнения микрокоманды выдает на местную шину адрес этого устройства, который передается на системную шину необходимым числом регистров КР580ИР82.
В качестве стробирующего сигнала используется сигнал ALE контроллера шины КР1810ВГ88. Разрешение доступа к шине и отключение от нее (переход выходов в 3-е состояние) осуществляется с помощью сигнала AEN арбитра КР1810ВБ89.
6.2. Описание диаграмм временных блока ОЗУ.