Учебное пособие: Компоненти Electronics Workbench
Він має три входи і два виходи. Входи: доданків - А, В і переносу -Carryin . Виходи: суми - Sum і переносу – СаrrуOUT . Повний двійковий суматор можна реалізувати на двох напівсуматорах і одному елементі АБО.
| Входи | Виходи | |||
| А | У | Перенос | Сума | Перенос |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
Дешифратор з 3 у 8
Дешифратор — логічний пристрій, що має n входів і 2n виходів. Кожній комбінації вхідного коду відповідає активний рівень на одному з 2n виходів. Даний дешифратор має три входи адреси (А, В, С), два входи дозволу (Gl, G2) і 8 виходів, (Y0...Y7). Номер виходу, що має активний стан, дорівнює числу N.
Активним рівнем є рівень логічного нуля. Дешифратор працює, якщо на вході Gl високий потенціал, а на G2 - низький. В інших випадках усі виходи пасивні тобто мають рівень логічної 1.
| Входи дозволу | Адресні входи | Виходи | ||||||||||
| Gl | G2 | А | В | С | YO | Y1 | Y2 | Y3 | Y4 | Y5 | Y6 | Y7 |
| х | 1 | X | X | х | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | X | X | х | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
Пріоритетний шифратор з 8 в3
Шифратор виконує операцію, зворотню дешифратору. Строго говорячи, тільки один з входів шифратора повинен мати активний рівень.
Даний шифратор, при наявності на декількох входах активного стану, активним буде вважати вхід зі старшим номером. Крім того, вихід дешифратора інверсний, тобто значеннярозрядів двійкового числа на виході інвертовані. Якщо хоча б один із входів шифратора в активному стані, вихід GS також буде в активному стані, а вихід Е0 - у пасивному і навпаки. При пасивному стані входу, що дозволяє, Е1 виходи GS також будуть пасивними. Активним рівнем, так само, як і в дешифратора, є рівень логічного нуля.
| EI | DO | D1 | D2 | D3 | D4 | D5 | D6 | D7 | А2 | А1 | А0 | r.s | ЕО |
| 1 | х | х | х | х | х | х | х | х | 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 0 | х | х | x | х | х | х | х | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | х | х | x | х | х | х | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| 0 | х | х | x | х | х | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
| 0 | х | х | х | х | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 0 | х | х | х | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |
| 0 | х | х | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 1 |
| 0 | х | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
Семисегментний дешифратор
Даний пристрій призначений для керування семисегментним індикатором. Чотирьохрозрядне двійкове число на вході визначає комбінацію логічних рівнів на виході дешифратора таким чином, що при підключенні до нього семисегментного індикатора на його дисплеї відображається символ, що відповідає числу на вході.
Для тестування виходів дешифратора використовується виводи LT (lamp testing). Коли на цей вхід подати рівень логічного 0, на усіх виходах - логічна 1. Усі виходи дешифратора встановлюються в 0 при подачі на вхід BI логічного 0.
| D | З | У | А | BI | Т | RBI | A | B | C | D | Е | F | G | RB0 |
| 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 0 | 0 | 0 | 1 | 1 | 1 | x | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 | 1 | x | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 0 | 1 | 1 | 1 | 1 | x | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 | 1 | x | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 1 | x | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 1 | x | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | х | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 0 | 1 | 1 | x | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | x | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 | 1 | x | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 1 | 1 | x | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 | 1 | x | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 1 | 1 | 1 | x | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 | 1 | x | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | x | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| x | x | x | x | 0 | x | x | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| x | x | x | х | x | 0 | x | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
Мультиплексор з 8 у 1
Мультиплексор (селектор даних) здійснює операцію передачі сигналу з обраного входу на вихід. Номер входу дорівнює адресі — двійковому числу, обумовленому станом адресних входів.
Даний мультиплексор має 12 входів: вісім з яких - входи даних (DO - D7) три - входи адресні (А, У, З) і один - вхід, що дозволяє, (EN). Мультиплексор працює при подачі на вхід дозволу логічного 0.
Вихід W є доповненням виходу Y. (W—Y')
| Входи | Виходи | ||||
| З | У | А | EN | Y | W |
| х | х | х | 1 | 0 | 1 |
| 0 | 0 | 0 | 0 | D0 | D0 |
| 0 | 0 | 1 | 0 | D1 | Dl |
| 0 | 1 | 0 | 0 | D2 | D2 |
| 0 | 1 | 1 | 0 | D3 | D3 |
| 1 | 0 | 0 | 0 | D4 | D4 |
| 1 | 0 | 1 | 0 | D5 | D5 |
| 1 | 1 | 0 | 0 | D6 | D6 |
| 1 | 1 | 1 | 0 | D7 | D7' |
Демультиплексор
Демультиплексор виконує операцію, зворотню мультиплексору. Він передає дані з входу на той вивід, номер якого дорівнює адресі. Даний пристрій має 4 входи і 8 виходів. Входи адреси: А, У, С. Вхід даних - G. Якщо на вході G логічна 1, то на усіх виходах - також логічна 1.
| Входи | Виходи | ||||||||||
| G | З | У | А | 00 | 01 | 02 | 03 | 04 | 05 | 06 | 07 |
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| х | х | х | х | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
RS – тригер
RS-тригер має тільки 2 встановлених входи: S (set - установка) - установка виходу Q у 1 і R (reset - скидання) — скидання виходу Q у 0. Для цього тригера є неприпустимою одночасна подача команд установки і скидання (R = S = 1), тому стан виходу в цьому випадку залишається невизначеним і, узагалі не описується. Робота тригера описується таблицею функціонування:
| Входи | Входи | |||
| Установка S | Скидання В | Q | Q' | |
| 0 | 0 | Q-1 | Q-1 | |
| 0 | 1 | 0 | 1 | |
| 1 | 0 | 1 | 0 | |
| 1 | 1 | х | х | |
JK-тригер із входами установки логічної 1
Відмінною рисою JK-тригера є наявність двох інформаційних входів: J і К. Ці входи визначають зміну стану тригера по фронту імпульсу рахункового входу, як показано у виділеній частині таблиці функціонування. Установлені входи працюють як і в RS-тригера. Даний JK-тригер встановлюється в одиницю і інформація заноситься в нього по негативному фронті імпульсу на рахунковому вході. При подачі на входи установки двох одиниць одночасно виходи встановлюються в 1.
| Входи | Виходи | |||||
| Установка Preset | Скидання Clear | J | ДО | Рахунок Clock | Q | Q |
| 1 | 1 | х | х | х | 1 | 1 |
| 1 | 0 | х | х | х | 1 | 0 |
| 0 | 1 | х | х | х | 0 | 1 |
| 0 | 0 | 0 | 0 | ↓ | збереження | |
| 0 | 0 | 0 | 1 | ↓ | 0 | 1 |
| 0 | 0 | 1 | 0 | ↓ | 1 | 0 |
| 0 | 0 | 1 | 1 | ↓ | рахунок | |
JK - тригер із входами установки логічного "0"
