Учебное пособие: Техническая диагностика средств вычислительной техники

- математический сопроцессор (FPU),

- оперативную память (DRAM) и ее буфер – кэш-память,

- контроллер DRAM,

- ROM BIOS,

- контроллер прямого доступа в память (DMA),

- СБИС системной поддержки CPU (Chip Set),

- системную шину (SB), представленную слотами расширения,

- контроллеры системной шины, буферы, шинные формирователи,

- систему локальной шины для связи CPU с FPU, DRAM, ROM,

- полупостоянную память небольшого объема (CMOS-память) для хранения текущей аппаратной конфигурации РС.

Вышеназванные контроллеры, буферы и формирователи на системной плате современных компьютеров выполняются в виде наборов из нескольких СБИС. Каждый такой набор носит название чип-сета (ChipSet). Чип-сеты разных производителей могут содержать разное количество СБИС и различное содержание каждой из СБИС, но общий состав всех контроллеров, буферов и формирователей остается практически неизменным, хотя и достаточно жестко привязанным к конкретному типу микропроцессора.

Рассматриваемая здесь для примера структурная схема РС386 реализована набором чипов VLSI (VeryLargeScallIntegration), составляющим чип-сет группы 8230 и включает в себя наборы модулей:

82С206 – интегрированный периферийный контроллер,

82С301 – системный контроллер,

82С302 – контроллер оперативной памяти,

82А303, 82А304 – буферы старшей и младшей частей адресов,

82В305 – контроллеры шины данных,

82А306 – буфер управляющих сигналов.

Встречается много разных наборов (чип-сетов), например группы, 81310, 8281 и т. д., имеющих другой состав, но в целом выполняющих те же самые процедуры обменов.

1.4.1 Структурная схема системной платы РС i 386 DX

Системная плата i386DX, структурная схема котоой приведена на рисунке 1.3,имеет следующие особенности:

1) применяется модернизированный ISA-интерфейс, включающий в себя дополнительный разъем для организации доступа в подсистему DRAM по 32-битовой шине данных;

2) управление обменом выполняется CPU i386 в режиме pipelined mode – конвейеризации адресов в 32-битовом формате;

3) аппаратно-программные средства обеспечивают доступ к DRAM в режиме Interleaving Organization – чередование банков памяти;

4) допускается страничный, по 2 Кбайт, режим (Page Mode) работы ОЗУ;

5) для повышения гибкости работы системы, в ряде контроллеров дополнительно программируются регистры конфигурации портов ввода-вывода;

6) ПЗУ базовой системы ввода-вывода ROM BIOS, объемом 64 Кбайт, включает в себя программу Extended CMOS SetUp или New SetUp, из которой и загружаются вышеуказанные порты регистров конфигурации, в результате чего, по желанию пользователя, могут быть изменены параметры теневой ОЗУ (Shadow RAM), отменена проверка паритета DRAM (Рarity Check DRAM), обеспечивается независимое программирование рабочей скорости CPU, DMA, системной шины, задержки в управлении памятью и устройствами ввода-вывода;

7) в составе клона IBM PC\AT, для периферийного оборудования может быть установлен менеджер режимов питания, позволяющий переводить модули обрамления в экономичный режим энергопотребления, если ВС находится в режиме простоя (Ti-Idle). Сам менеджер имеет автономную систему питания и организован на чипе i82347

┌─ ─ ─ ─ ─┐ Local Bus System Memory Bus IO Channel Bus D A MD MA SD SA WTL 3167 \│ \│ ctrl │ ABF │ \│ \│ \│ \│
│ ┌─────┴──┐ │ │ ─────>│ │──────│─>│ │ │
FPU │ CPU │────│─>│<──────>│ 82 A 303 │<─────│──│─────────────────│─>│
└─ ─┤ │ │ │ │ 82 A 304 │<───┐ │ │ │ │
│ │<──>│ │ └────────┘ │ │ │ │ │
│ 80386 │ │ │ ┌────────┐ │ │ │ │ │
└────┬───┘ │ │ ctrl │ DBF │ │ │ │ │ │
│ │ │ ─────>│ │<────>│ │ RD [15/00] │ │
│ │<─│───────>│ 82 A 305 │<─────│──│─┬─>┌───────┐ │ │
┌────┴───┐ │ │ │ │ │ │ │ │ │ I / O BUS │ │ │
│ │ │ │ └────────┘ │ │ │ │ │ │<──>│ │
│ SC │ │ │ ┌────────┐ │ │ │ │ │74 S 245 │ │ │
│ │ │ │ ctrl │ MC │ │ │ │ │ └───────┘ │ │
│ 82 C 301 │ │ │ <─────┤ │<──┐│ │ │ │ │ │
└───┬┬───┘ │ ├───────>│ 82