Дипломная работа: Субблок модуля управления МПС
регистр-формирователь шины адреса системной шины, реализованный на микросхемах 580ИР82;
буфер-усилитель шины адреса внутренней шины ячейки ЯМ101, реализованный на микросхемах 1533АП5;
формирователь системной шины данных, реализованный на трех микросхемах 580ВА86 (D15-D17);
формирователь внутренней шины данных ячейки ЯМ101, реализованный на двух микросхемах 580ВА86 (D23 и D24);
селектор адреса;
таймер 580ВИ53;
контроллер прерываний М1810ВИ59А;
ПЗУ, реализованное на двух микросхемах М573РФ4А, каждая микросхема емкостью 64К;
схема формирования тактов ожидания (удлинения цикла процессора) по запросу внешних устройств и при выполнении команд ввода-вывода;
схема управления индикаторами РАБОТА, ТЕСТ.
Из ячейки ЯМ101 на системную шину поступают:
сигнал системного сброса "RESET";
адреса обращения к памяти и портам ввода-вывода устройства У101: А0 - А19;
сигналы управления "IOR. ", "IOW", "MEMW", "MEMR", "AEN";
данные D0-D15;
тактовая частота OSC 12288 кГц (для выработки частоты синхронизации приемопередатчиков стыков С2).
При включении электропитания генератор тактовых импульсов формирует сигнал "RESET". По окончании сигнала "RESET" на выходе генератора тактовых импульсов формируются - сигнал готовности системы к работе "READY" и серии тактовых импульсов: CLK - для процессора и контроллера системной шины, PCLK - для системного таймера, OSC - для контроллеров последовательного интерфейса ячеек ЯМ104. Получив сигнал "READY" процессор формирует обращение к ПЗУ ячейки ЯМ101 по адресу FFFF0.
Обращение к памяти или портам ввода - вывода происходит следующим образом. Управляющие сигналы "SO" - "S2" из процессора поступают в контроллер системной шины М1810ВГ88,Исходя из состояния управляющих сигналов "SO" - "S2", контроллер М1810ВГ88 вырабатывает сигнал управления данного типа цикла шины (см. таблицу 1) и сигналы:
стробирования адреса "ALE";
сопровождения данных "DEN";
управления шинными формирователями "DT/R".
Таблица 1
| Управляющие сигналы | Тип цикла шины | Сигнал контроллера М1810ВГ88 | ||
| S2 | S1 | S0 | ||
| 0 | 0 | 0 | Подтверждение прерывания | INTA |
| 0 | 0 | 1 | Чтение внешнего устройства | IORC |
| 0 | 1 | 0 | Запись внешнего устройства | IOWA (AIOWC) |
| 0 | 1 | 1 | Останов | - |
| 1 | 0 | 0 | Выборка команды | - |
| 1 | 0 | 1 | Чтение памяти | MRDC |
| 1 | 1 | 0 | Запись памяти | MWTC (AMWC) |
| 1 | 1 | 1 | Цикла шины нет | |
На шину адрес - данные процессор выставляет адрес обращения к памяти или порту ввода/вывода. Адрес фиксируется в регистрах 580ИР82 по стробу "ALE". Затем на шину процессора адрес - данные поступают данные: при записи - из процессора, при чтении - из памяти или от внешних устройств. Управление шинными формирователями данных системной шины осуществляется по двум входам. По входу управления направлением передачи - сигналом "DT/R" из контроллера М1810ВГ88. По входу управления третьим состоянием:
для старшего байта данных (разряды D8 - D15) - сигналом "DEN";
для младшего байта данных (разряды DO - D7) - сигналом "DEN" и сигналами адресации к младшему байту данных "А0"=0, "ВНЕ"=И, либо сигналами "DEN" и "INTA" - при обслуживании запроса на прерывание.
Шинный формирователь D16 обеспечивает передачу старшего байта данных по нечетному адресу.
Шинный формирователь внутренней шины данных D24 всегда открыт для передачи младшего байта данных. Управляется он по входу управления направлением передачи. На системную шину и далее В процессор поступает младший байт данных DO - D7 из устройств ячейки модуля управления МПС при чтении портов ввода/вывода, обслуживании прерываний или обращении к ПЗУ ячейки. В остальных случаях данные с системной шины поступают на вход устройств ячейки.
Основания выбора элементной базы.
Для снижения массогабаритных показателей, повышения надежности, упрощения технологии изготовления и облегчения работы с устройством возникает необходимость в построении схемы устройства ввода - вывода на базе ИМС большой степени интеграции и использование программируемых микроконтроллеров.