Дипломная работа: Субблок модуля управления МПС
М1810ВГ88;
регистр-формирователь шины адреса системной шины, реализованный на микросхемах 580ИР82;
буфер-усилитель шины адреса внутренней шины ячейки 1, реализованный на микросхемах 1533АП5; формирователь системной шины данных, реализованный на трех микросхемах 580ВА86 D15-D17 (см. схему электрическую принципиальную в графической части проекта);
формирователь внутренней шины данных ячейки 1, реализованный на двух микросхемах 580ВА86 D23 и D24;
селектор адреса;
таймер 580ВИ53;
контроллер прерываний М1810ВН59А;
ПЗУ, реализованное на двух микросхемах М573РФ4А, каждая микросхема ёмкостью 64К;
схема формирования тактов ожидания (удлинения цикла процессора) по запросу внешних устройств и при выполнении команд ввода - вывода;
схема управления индикаторами РАБОТА, ТЕСТ.
2.7 Описание структурной схемы субблока
При включении электропитания синхронизатор формирует сигнал сброса, по окончании которого на его выходе формируется сигнал готовности системы к работе. После получения сигнала готовности микропроцессор формирует обращение к ПЗУ ячейки модуля управления МПС 1 через контроллер системной шины. Обращение микропроцессора к портам ввода-вывода также происходит через контроллер системной шины.
В зависимости от состояния управляющих сигналов контроллер системной шины вырабатывает соответствующий сигнал управления шиной.
Адрес обращения к памяти или порту ввода-вывода из микропроцессора фиксируется в регистре - формирователе шины адреса системной шины.
Формирователь системной шины данных обеспечивает передачу старшего байта данных по нечетному адресу.
Шинный формирователь 2 внутренней шины данных передает младший байт данных из внешних устройств ячейки 1 в микропроцессор.
Шинный формирователь 1 внутренней шины данных передает старший байт данных из ПЗУ в процессор.
Адреса с системной шины поступают в селектор адреса и на вход внешних устройств ячейки 1 через буфер-усилитель шины адреса.
Селектор адреса вырабатывает сигналы выбора микросхем.
Контроллер прерываний обрабатывает прерывания от системного таймера. Счетчик таймера играет роль системного таймера.
Удлинение цикла процессора на один такт происходит при обращении к портам ввода/вывода. При этом на вход синхронизатора поступает сигнал, запрещающий формирование сигнала готовности. До тех пор, пока процессор не получит сигнала готовности, он отрабатывает такты ожидания.
Схема управления индикаторами организует работу единичных индикаторов ТЕСТ и РАБОТА.
2.8 Описание электрической принципиальной схемы субблока
При включении электропитания генератор тактовых импульсов формирует сигнал "RESET". По окончании сигнала "RESET" на выходе генератора тактовых импульсов формируются - сигнал готовности системы к работе "READY" и серии тактовых импульсов: CLK - для процессора и контроллера системной шины, PCLK - для системного таймера, OSC - для контролл?