Курсовая работа: Функциональная организация и система команд процессора

Для прошивки МПЗУ необходимо подсчитать, сколько разрядов надо выделить для РАМК. У нас 50 состояний и возможно появится пару БП, поэтому n =] ln2 (60) [=6. В поле команды адрес укорочен на один бит: А (0: 4). После того как мы разбили микрооперации на поля и закодировали логические условия, команда имеет следующий вид:

Y1 Y2 Y3 Y4 Y5 X A

0 3 7 10 13 16 21 26

Прошивка МПЗУ производится по следующим правилам.

1) Если в состоянии Рi есть операционный блок и (или) логическое условие, то их коды вписываются в соответствующие поля.

2) Поле А - это укороченное значение РАМК на 1 бит. В нем указывается адрес перехода по "0", укороченный на единицу, на следующее состояние.

3) Последний бит адреса равен значению Xi, поэтому за состоянием, куда мы переходим по "0", должно следовать состояние, куда мы переходим по "1". Если

такие состояния уже описаны, то записываем безусловный переход.

4) При отсутствии в состоянии логического условия, последний бит адреса кодируется "0" либо "1", в зависимости от того где мы разместили следующее состояние.

5) Алгоритм вычисления РАМК представлен на рисунке 1.


Рис.1. Алгоритм вычисления РАМК.

Следуя вышеизложенным правилам проведем прошивку ПЗУ (таблица 6).

Прошивка МПЗУ таблица 6

РАМК Y1 Y2 Y3 Y4 Y5 X A P (t) P (t+1)
000000 0000 0000 000 000 000 00001 00001 P0 P3
000001 0110 0101 010 111 011 10000 10101 P29 P31
000010 0000 0000 000 000 000 00010 00010 P3 P1
000011 0011 0000 000 000 000 00000 00000 P2 P0
000100 0010 0000 000 000 000 00000 00000 P1 P0
000101 0000 0000 000 000 000 00011 00011 P4 P7
000110 0000 0000 000 000 000 00100 00100 P7 P5
000111 0110 0000 010 101 010 00000 10010 P33 P34
001000 0100 0010 000 000 000 11111 00101 P5 P6
001001 0101 0001 000 000 000 01101 00110 P8 P10
001010 0001 0001 010 000 000 00100 00111 P9 P14
001011 0000 0000 000 000 000 00111 00101 P6 P9
001100 0000 0000 000 000 000 00010 01000 P10 БП1
001101 0000 0000 000 000 000 00111 01100 P20 P24
001110 0000 0000 000 000 000 00101 01010 P14 P9
001111 0000 0000 000 000 000 00110 01011 P17 P19
010000 0000 0000 000 000 000 00000 00010 БП1 P1
010001 0100 0010 000 000 000 11111 01001 P11 P12
010010 0001 0001 0001 001 001 11111 00110 P13 P20
010011 0000 0000 000 000 000 00111 01001 P12 P13
010100 0000 0011 000 000 000 00000 00110 P15 P10
010101 0000 0011 011 000 000 11111 00110 P16 P20
010110 0000 0011 000 011 001 11111 00110 P19 P20
010111 0000 0001 011 010 000 11111 00110 P18 P20
011000 0000 0000 000 000 000 01000 01101 P24 БП2
011001 0000 0000 000 000 000 01110 10000 P21 P22
011010 0000 0000 000 000 000 00000 00000 БП2 P0
011011 0000 0000 000 000 000 00000 01110 P25 P28
011100 0111 0100 100 110 101 01001 01111 P27 P28
011101 0011 1101 000 000 000 00000 00000 P26 P0
011110 0110 0100 010 000 101 11111 00000 P28 P29
011111 0000 0000 000 000 000 11111 01110 БП3 P26
100000 0000 0000 000 000 000 01001 10001 P22 P32
100001 0011 1101 000 000 000 00000 00000 P23 P0
100010 1111 1101 000 100 000 11111 00011 P32 P33
100011 0000 0000 000 000 000 11111 10000 БП4 P23
100100 0000 0101 000 000 000 01011 10011 P34 P35
100101 0000 0000 000 000 000 10000 10110 P39 P40
100110 0000 0000 000 000 000 01010 10100 P35 P36
100111 1001 0000 000 000 000 00000 00000 P38 P0
101000 0000 1010 000 000 000 00000 00000 P36 P0
101001 1000 0000 000 000 000 00000 00000 P37 P0
101010 1001 0101 101 000 100 11111 10010 P31 P39
101011 1110 0000 110 000 000 11111 10010 P30 P39
101100 1001 0000 101 000 000 11111 10010 P40 P39
101101 0000 0000 000 000 000 10001 10111 P41 P43
101110 0000 0000 000 000 000 10010 11000 P43 P45
101111 1100 0000 000 000 000 00000 10111 P42 43
110000 0000 1011 000 000 000 10011 11001 P45 P47
110001 1100 0000 000 000 000 00000 11000 P44 P45
110010 0000 0000 000 000 000 10100 11010 P47 P48
110011 0000 0000 000 101 000 00000 11001 P46 P47
110100 0000 0000 000 000 000 00000 00000 P48 P0
110101 0000 0000 000 000 000 10001 11011 P49 P50
110110 0000 1001 101 000 110 00000 00000 P50 P0
110111 1110 1100 101 000 111 00000 00000 P52 P0

4.4 Описание Структурной и Электрической принципиальной схемы Управляющего автомата

Устройства, использованные для реализации микропрограмм можно разбить следующим образом: DС1, DC2 дешифраторы 4 на 16; DС3, DC4, DC5 дешифраторы 3 на 8, ΜЅ - мультиплексор из 24 в 1; ПЗУ (0: 26) - для хранения форматов команд; РАМК (0: 5) - адресный регистр, для обращения к ячейкам ПЗУ. Входные данные - логические условия Х, выходные - множество кодированных У. Структурная схема управляющего автомата приведена в приложении 2.

При построении принципиальной электрической схемы использованы серии КР155 и КР556. Из серии КР556 выбирается для запоминания слов микропрограммы 3 ПЗУ КР556РТ17 емкостью 16 килобайт. Все остальные элементы: мультиплексоры, дешифраторы, инверторы и регистр адреса ПЗУ выбраны из серии КР155. Микросхемы данной серии - это маломощные, быстро действующие, цифровые, интегральные микросхемы, предназначенные для организации высокоскоростного обмена и обработки цифровой информации временного и электрического согласования сигналов в вычислительных системах. Микросхемы серии КР155 по сравнению с известными сериями логических ТТЛ микросхем обладают минимальным значением произведения быстро действия на рассеиваемую мощность.

Принципиальная электрическая схема построена на основе структурной схемы управляющего автомата и приведена в графическом приложении 3.

Перечень используемых сокращений

РП - регистровая память;

ОП - оперативная память;

АРП - адрес регистровой п?

К-во Просмотров: 241
Бесплатно скачать Курсовая работа: Функциональная организация и система команд процессора