Курсовая работа: Микропроцессор i8086/i8088

Кристаллы микросхем должны производиться в условиях контролируемого и чистого воздуха. Поскольку функциональные элементы на микрочипах малы, любая чужеродная частица (пыль, дым, чешуйки кожи), попавшая на пластину на промежуточных стадиях её производства, способна вывести из строя целый кристалл. Чтобы этого не допустить, для производства используются «чистые комнаты», которые классифицируются по размеру и количеству микрочастиц в единице объёма воздуха.

Например, комнаты класса 1, используемые в современном производстве, примерно в тысячу раз чище, чем хирургическая операционная. «Чистая комната» управляет чистотой воздуха путём фильтрации поступающего воздуха, удалением грязи с установок, ламинарным перемещением воздуха от потолка к полу (примерно за шесть секунд), регулировкой влажности и температуры. Люди в «чистых комнатах» ходят в специальных скафандрах, закрывающих, в том числе, весь волосяной покров. Для устранения вибраций чистые комнаты располагаются на собственном виброзащитном фундаменте.

Иногда применяется взрывная фотолитография. Сначала формируется рисунок (вытравливаются окна в фоторезисте или временном слое диэлектрика), затем на поверхность пластины наносится сплошной слой нового материала (металла), и пластина помещается в реактив, удаляющий остатки фоторезиста или временный диэлектрик. В результате удаляемый слой как бы «взрывается» изнутри, унося с собой лежащие на нем куски нанесенного последним металла, а в предварительно «открытых» участках металл остался и сформировал нужный нам функциональный рисунок. [10]

Межсоединения - электрические соединения между транзисторами в микросхемах создаются при помощи нескольких металлических слоев, подобно тому, как на сложных печатных платах (материнских платах, видеокартах, модулях памяти) отдельные микросхемы, транзисторы, резисторы и конденсаторы объединяются в законченные схемы. Только здесь это происходит на микромасштабах. В качестве металла для межсоединений в современных микропроцессорах, изготавливаемых по 130-нм и 90-нм технологиям выступает медь. Новейшие микропроцессоры насчитывают от семи до десяти слоев межсоединений, причём у разных производителей число слоев может разниться: для 0,13-микронного и 90-нм техпроцессов Intel Pentium 4 имеет семь или восемь слоев соответственно, а AMD Athlon 64 - девять слоев.

??? ?????????? ?????????? ?????? ????? ?????? ???????????? ???????????? ??? ?? ???????????? ??????? ???????, ? ??????????? ???????? (low-k) ? ????? ?????? ??????????????? ??????????????.

Таким образом, на поверхности кремниевой пластины создается сложная трехмерная структура толщиной в несколько микрон, которая, собственно, и является электронной схемой. Сверху схема покрывается толстым (микроны) слоем пассивирующего диэлектрика, защищающего от внешних воздействий. В нём лишь открываются окна для больших, стороной в десятки микрон, квадратных металлических контактных площадок, через которые на схему подаются извне питающие напряжения и электрические сигналы. Снизу основой микросхемы служит кремниевая пластина толщиной в сотни микрон.

После завершения технологических процедур каждый из кристаллов тестируется, а потом пластина разрезается на отдельные кристаллы. Далее каждый чип упаковывается в свой корпус, что позволяет подключать его к другим приборам. Все упакованные чипы тестируются еще раз и отгружаются заказчику.

1. Структура микропроцессора i8086

Микропроцессор i8086/i8088 принадлежит к 16-разрядным процессорам первого поколения. Большая интегральная схема i8086 с геометрическими размерами 5,5x5,5 мм имеет 40 контактов, содержит около 29 000 транзисторов и потребляет 1,7 Вт от источника питания +5 В, тактовая частота составляет 5; 8 или 10 МГц.

Микропроцессор выполняет операции над 8 - и 16-разрядными данными, представленными в двоичном или двоично-десятичном виде, может обрабатывать отдельные биты, а также строки или массивы данных. Он имеет встроенные аппаратные средства умножения и деления.

Микропроцессор имеет внутреннее сверхоперативное запоминающее устройство (СОЗУ) емкостью 14x16 байт. Шина адреса является 20-разрядной, что позволяет непосредственно адресовать 220 = 1 048 576 ячеек памяти (1 Мбайт).

Пространство адресов ввода/вывода составляет 64 Кбайт. В БИС i8086 реализована многоуровневая векторная система прерываний с количеством векторов до 256. Предусмотрена также организация прямого доступа к памяти, по которому микропроцессор прекращает работу и переводит шины адреса, данных и управления в высокоимпедансное состояние.

Среднее время выполнения команды занимает 12 тактов. Особенностью i8086 является возможность частичной реконфигурации аппаратной части для обеспечения работы в двух режимах - минимальном и максимальном. Режимы работы задаются аппаратно. В минимальном режиме, используемом для построения однопроцессорных систем, микропроцессор самостоятельно формирует все сигналы управления внутренним системным интерфейсом. В максимальном режиме, используемом для построения мультипроцессорных систем процессор формирует на линиях состояния двоичный код, который зависит от типа цикла шины. В соответствии с этим кодом системный контроллер К1810ВГ88 формирует сигналы управления шиной. Контакты, которые освободились в результате кодирования информации, используются для управления мультипроцессорным режимом. При использовании арифметического сопроцессора необходимо выбирать максимальный режим.

??????????? ????? ??????????????? i8086. ? ?? i8086 ????????? ??????????? ???????????, ??????? ????????? ????????? ?? ??????? ????? ?????????? ? ??????? ?? ?????? ????? ??????????? ??????. ??? ??????????? ???????????? ??????? ???? ???????????? ??????????? ????????? - ????????????? ?????????? ? ??????? ??????????. ??????????? ????? ?? i8086 ???????? ?? ???.1.1.

Рис.1.1. Структурная схема микропроцессора i8086.

Операционное устройство выполняет команду, а шинный интерфейс осуществляет взаимодействие с внешней шиной - выставляет адреса, считывает коды команд и операнды, записывает результаты вычислений в память или устройства ввода/вывода. [1,58]

Операционное устройство состоит из РОН, предназначенных для хранения промежуточных результатов вычислений - данных и адресов; АЛУ с буферными регистрами; регистра флагов; схемы управления и синхронизации, которая дешифрует коды команд и генерирует управляющие сигналы для всех блоков схемы МП. Шинный интерфейс состоит из шестибайтной регистровой памяти, которая называется очередью команд, четырех сегментных регистров: CS, DS, ES, SS, указателя команд IP, сумматора, а также вспомогательных регистров связи и буферных схем шин адреса/данных.

Очередь команд работает по принципу FIFO (FirstInput - FirstOutput, т.е. «первый пришел - первый вышел») и сохраняет на выходе порядок поступления команд. Длина очереди - 6 байт. Если операционное устройство занято выполнением команды, шинный интерфейс самостоятельно инициирует опережающую выборку кодов команд из памяти в очередь команд.

Выборка из памяти очередного командного слова осуществляется тогда, когда в очереди обнаруживаются два свободных байта. Очередь увеличивает быстродействие процессора в случае последовательного выполнения команд. При выборке команд переходов, запросов и возвращений из подпрограмм, обработки запросов прерываний очередь команд сбрасывается, и выборка начинается с нового места программной памяти.

Ещё одной задачей шинного интерфейса является формирование физического 20-разрядного адреса из двух 16-разрядных слов. Первым словом является содержимое одного из сегментных регистров CS, SS, DS, ES, а второе слово зависит от типа адресации операнда или кода команды. Суммирование 16-разрядных слов происходит со смещением на 4 разряда и осуществляется с помощью сумматора, который входит в состав шинного интерфейса.

???????? ??????????? ??????????? ??????????????? ????????? ?? ???.1.2. ?????????? ????????? ??? ??????? ?? ?????? ?????? ??????????. ?????? ????????? ????? ??????? ???????????, ?????? ??????????? ? ??????? ????????????? ????????????? ??????. ? ??????? 1.1. ????????? ?????????? ?????????, ?????????? ??? ????? ???????, ? ??????? 1.2. - ?????????? ?????????, ??????? ???????????? ?????? ? ??????????? ??????, ? ??????? 1.3. - ?????????? ?????????, ??????? ???????????? ?????? ? ???????????? ??????. ?????? z ?????????? ?????????????? ??????, ??????? ??????????? ? ????????????????? ????????? ??? ???????? ??????????????? ? ????? ???????; ? ??????? ????????? ?????????????? ??????????? ?????????, ??????? ??????????? ? ??????????.

Рис.1.2. Графическое изображение БИС МП i8086.

Таблица 1.1. Назначение контактов МП i8086 для

минимального и максимального режимов

Обозначение	Назначение	Тип
AD15 - АО	Address/data - мультиплексная двунаправленная шина адреса/данных (ADB - AddressDataBus), по которой с разделением во времени передаются адреса и данные. Адреса передаются в первом такте цикла шины и сопровождаются сигналом ALE, а данные - во второй половине цикла шины и сопровождаются сигналом DEN	Вход/ выход (z)
BHE/ST7	ByteHighEnable/Status 7 - выходной сигнал разрешения старшего байта/сигнал состояния. В первом такте цикла одновременно с адресной информацией передается сигнал ВНЕ. Активный (L) уровень ВНЕ означает, что по старшей половине AD15 - AD8 шины адреса/данных передаются 8-разрядные данные. Сигнал ВНЕ используется для разрешения доступа к старшему банку памяти или к внешнему устройству с байтовой организацией, подключенному к старшей половине шины данных. В других тактах формируется сигнал состояния ST7	Выход (z)
RD	Read - выходной сигнал чтения. Указывает на то, что МП выполняет цикл чтения	Выход (z)
READY	Ready - входной сигнал готовности, подтверждающий, что ячейка памяти или устройство ввода/вывода, адресуемое в команде, готово к взаимодействию с МП при передаче данных	Вход
INTR	InterruptRequest - входной сигнал запроса (при Н-уровне) маскированного прерывания. Если прерывания разрешены, МП переходит к подпрограмме обработки прерывания, в противном случае игнорирует этот сигнал	Вход
RESET (CLR)	Сигнал аппаратного сброса (при Н-уровце). Переводит МП в начальное состояние, при котором сброшены сегментные регистры (кроме CS, все разряды которого устанавливаются в единичное состояние), указатель команд IP, все флаги, регистры очереди команд и все внутренние триггеры устройства управления. Сигнал RESET не влияет на состояние РОН. Во время действия сигнала RESET все выходы, имеющие три состояния, переводятся в высокоимпедансное состояние; выходы, которые имеют два состояния, становятся пассивными. Минимальная продолжительность сигнала RESET при первом включении МП составляет 50 мкс, а при повторном запуске - четыре	Вход

Обозначение	Назначение	Тип
TEST	Test - входной сигнал проверки. Сигнал используется вместе с командой ожидания WAIT, выполняя которую, МП проверяет уровень сигнала TEST. Если TEST = 0, МП переходит к выполнению следующей после WAIT команды. Если TEST = 1, МП находится в состоянии ожидания, выполняет холостые такты и периодически, с интервалом 5TCLK, проверяет значение сигнала TEST	Вход
CLK, (CLC)	Clock - входные тактовые импульсы, обеспечивающие синхронизацию работы МП	Вход
MN/MX	Minimum/maximum - вход сигнала выбора минимального или максимального режимов. Определяет режим работы МП: при 1 - минимальный, при 0 - максимальный	Вход
INTA	InterruptAcknowledge - выходной сигнал подтверждения прерывания, определяющий чтение вектора прерывания	Выход
ALE	AddressLatchEnable - выходной сигнал разрешения фиксации адреса; выдается в начале каждого цикла шины и используется для записи адреса в регистр-фиксатор	Выход
DEN (DE)	DataEnable - выходной сигнал разрешения данных, который определяет появление данных на шине адреса/данных	Выход (z)
DT/R (OP /IP)	DataTransmit/Receive (Output-Input) - выходной сигнал передачи/приема данных; определяет направление передачи данных по ADB. Предназначен для управления шинными формирователями и действует на протяжении всего цикла шины	Выход (z)
M/IO	Memory/Input-Output - выходной сигнал признака обращения к памяти (М/Ю = 1) или внешнему устройству (М/Ю = 0). Используется для распределения адресного пространства памяти и устройств ввода/вывода	Выход (z)
WR	Write - выходной сигнал записи. Указывает на то, что МП выполняет цикл записи в память или внешнее устройство, и сопровождает данные, которые выдаются МП на шину данных	Выход (z)
HOLD	Hold - входной сигнал запроса захвата шин от внешнего устройства или контроллера прямого доступа к памяти	Вход
HLDA	HoldAcknowledge - выходной сигнал подтверждения захвата. Сигнал указывает на то, что МП перевел свои шины адреса/данных, адреса/состояния и управления в z-состояние	Выход

Таблица 1.2. Назначение контактов МП i8086 в максимальном режиме

ST2 - ST0 « 1 2 3 4 5 6 7 » К-во Просмотров: 211 Бесплатно скачать Курсовая работа: Микропроцессор i8086/i8088 >>> Скачать <<< Меню Поиск