Курсовая работа: Микропроцессорная система на базе комплекта КР580
При поступлении прерывания контроллер ПКП формирует сигнал микропроцессору, а тот в свою очередь, если прерывания разрешены, формирует сигнал.
Функции ввода с клавиатуры и отображения информации на индикаторах обеспечивает контроллер ККД.
Таблица 17. Состав принципиальной схемы.
| № | Микросхема | Обозначение на схеме |
| 1 | КР580ВМ80 | DD1 |
| 2 | КР580ГФ24 | DD2 |
| 3 | К1533АП5 | DD3, DD4 |
| 4 | КР580ВК28 | DD5 |
| 5 | К573РФ5 | DD7 |
| 6 | К155ЛН1 | DD8 |
| 7 | КР537РУ17 | DD9 |
| 8 | К155ИД3 | DD10 |
| 9 | КР580ВВ51 | DD17 |
| 10 | КР580ВВ79 | DD18 |
| 11 | К155ЛИ6 | DD22 |
| 12 | К514ИД2 | DD25, |
| 13 | CD8-BW30R6-A11 | HL1 |
| 14 | Разъем последовательного интерфейса | XC4 |
Центральное процессорное устройство включает в себя микропроцессор ВМ80 в минимальном окружении дополнительных микросхем:
1) Тактовый генератор ГФ24, который синхронизируется кварцевым резонатором с частотой 18 МГц. Вход RDYIN подключен через сопротивление 1 кОм для формирования высокого уровня на этом выходе. Вход RESIN подключен к кнопке с нормально разомкнутыми контактами, RC цепь предназначена для формирования сигнала RESET в момент включения МПС и для защиты от дребезга контактов кнопки. В цепь кварцевого резонатора включена емкость 20 нФ для запуска генератора в момент подачи напряжения.
2) Буферные регистры АП5 предназначены для увеличения нагрузочной способности шины адреса (SystemAddressBus) микропроцессора.
3) Системный контроллер ВК28 формирует на своих выходах системную шину данных (SystemDataBus) и шину управления (SystemControlBus). Его входы STSTB, HLDA, WR, DBIN подключены к соответствующим выходам микропроцессора и тактового генератора. Вход BUSEN заземлен.
К сформированным шинам подключаются остальные контроллеры, а также модули памяти ПЗУ и ОЗУ. Выборку контроллеров осуществляют дешифраторы DD10, DD11.
В проектируемой МПС обслуживание прерываний осуществляет один контроллер ВН59. Он подключается к 8-разрядной системной шине данных (ШД), а также к шине управления (ШУ). Для адресной выборки внутренних регистров используется линия адреса А0 от шины адреса (ША). К входам IR0-IR7 подключаются контроллеры, которым необходимы прерывания. Так как каскадирования не требуется, поэтому инверсный вход SP/EN заземляется.
Формирование трех 8-битных двунаправленных интерфейса PortA, B, C осуществляет контроллер ВВ55. Его выводы подключаются к соответствующим линиям ШД, ША, ШУ. Данный контроллер работает в режиме M1 , поэтому линии PA0-7 и PB0-7 работают ввод и вывод соответственно, а линии PC0-7 используются для управляющих сигналов.
Функции ввода с 128-клавишной клавиатуры и отображения информации на одном 8-разрядном цифровых дисплеях HL1 выполняет контроллер ВВ79. Для сканирования клавиатуры контроллер формирует двоичный код на линиях SL0-SL3, анализируя при этом состояние линий RL0-RL7. Преобразование двоичного кода в кодовые последовательности М0-М15 выполняет дешифратор столбцов DD24, DD27. Выход?