Курсовая работа: Преобразователь кодов Манчестер-2
. (2)
Рисунок 1.7 – Функциональная схема проектируемого кодера Манчестера-2
Временные диаграммы работы кодера Манчестера-2 построенного по данной функционально схеме, представлены на рисунке 1.8.
Рисунок 1.8 – Временные диаграммы работы кодера Манчестера-2
2. Расчет на структурном уровне
Проведём назначение требований к блокам функциональной схемы, представленной на рисунке 1.7, в соответствии с техническим заданием.
Так как проектируемый кодер Манчестера-2 не преобразует аналоговую величину в цифровую или наоборот, то отпадает необходимость рассчитывать уровни квантования и погрешности блоков. Это существенно уменьшает объём расчётов на структурном уровне.
Особенностью составленной функциональной схемы является то, что все блоки, кроме RS-триггера представляют собой стандартные логические вентили.
Наиболее критическим параметром для всех узлов проектируемого устройства является время задержки распространения сигнала (tPHL и tPLH ), которое, согласно эмпирически полученным значениям, для устойчивой и корректной работы кодера должно быть около 0,5 - 1 нс при длительности стробирующих синхроимпульсов – 2-3 нс, так как при предельной тактовой частоте работы кодера, равной 80 МГц, длина такта составляет всего 12,5 нс.
Согласно техническому заданию синхросигналы внешние, в уровнях КМДП ИС. Таким образом, верхний уровень напряжения равен 5В, нижний нулю. Длительность строб-импульса должна быть чуть больше или равна максимальной задержке логических вентилей используемых в устройстве, для их надёжного срабатывания. В устройство подаётся два вида синхросигнала: строб-импульсы первого приходятся на начало такта, стробы-импульсы второго на середину. Внешняя схемотехника, генерирующая синхроимпульсы отвечает за их тактовую синхронизацию с поступающим в устройство последовательным кодом.
Входное и выходное напряжение высокого уровня для сигнала для всех блоков должно равняться 5 В, а напряжение низкого уровня фактически нулю. RS-триггер, согласно указанным в техническом задании требованиям о величине внешней нагрузки, должен работать на нагрузку 50 Ом.
3. В ыбор элементов электрической схемы
Согласно условиям, поставленным в техническом задании, и расчёта на структурном уровне логические должен быть построен на базе КМДП-технологии и обладать высоким быстродействием – время задержки должно быть порядка 0,5 - 1 нс. Входное и выходное напряжение высокого уровня для сигнала для всех блоков должно равняться 5 В, а напряжение низкого уровня фактически нулю. Этим требования почти в полной мере удовлетворяют микросхемы быстродействующей серии ИС КР1554, разработанной по современной технологии обеспечивающей сочетание малого энергопотребления, характерного для КМДП схем, с высоким быстродействием, свойственного биполярным технологиям. Быстродействие КР1554 вполне удовлетворяет требованиям, поставленным в техническом задании, в любом случае более быстрые КМДП ИС в широком доступе отсутствуют [4]. (Западные аналоги серии КР1554 не превосходят её по быстродействию, так например инвертор КР1554ЛН1, имеет среднюю задержку распространения сигнала 3,5 нс и максимальную 7,0 нс, в то время как для зарубежного аналога этой микросхемы – 74ACT04 эти величины равны соответственно 4,5 и 7,5 нс). Кроме того вся серия КР1554 способна работать на нагрузку 50 Ом. Напряжение питания для всех элементов выбирается равным +5,5В, так как при таком значении быстродействие вентилей максимально, а также такое напряжение питания обеспечивает необходимое выходное напряжение высокого уровня в 5В.
Микросхемы серии КР1554 изготовляются по 1,4 мкм КМДП технологии с окисной изоляцией, поликремниевым затвором. Использование двухуровневой металлизации позволяет наряду с уменьшением размера кристалла, получить уменьшение амплитуды помех по шинам земли и питания [9].
3.1 Логические элементы «НЕ»
Для реализации логической операции инверсии сигналов используем микросхему КР1554ЛН1, состоящую из шести независимых логических вентилей (инверторов) в одном корпусе. Из шести мы используем в проектируемом устройстве только два. На рисунке 3.1 представлено условно-графическое представление этой микросхемы и таблица истинности, где H – высокий уровень напряжения, а L – низкий уровень.
| Входы | Выходы |
| DIn | DOn |
| H | L |
| L | H |
а) б)
Рисунок 3.1 – Таблица истинности (а) и условно-графическое обозначение (б) микросхемы КР1554ЛН1
В таблице 1 представлены важнейшие статические и динамические характеристики данной микросхемы в следующих условиях:
– напряжение питания UCC = 5В±0,5В,
– рабочая температура T = 25C°,
– емкость нагрузки CL =50 пф.
Таблица 1 – Важнейшие статические и динамические характеристики КР1554ЛН1
| Параметр | Значение | Ед. изм. |
| Входное напряжение высокого уровня (UIH ) | 3,85 (мин.) | В |
| Входное напряжение низкого уровня (UIL ) | 1,65 (макс.) | В |
| Выходное напряжение высокого уровня (UIH ) | 4,86 (мин.) | В |
| Выходное напряжение низкого уровня (UIL ) | 0,1 (макс.) | В |
| Входной ток (II ) | ±0,1 (макс.) | мкА |
| Время задержки распространения сигнала при включении (tPHL ) | 6,5 (макс.) | нс |
| Время задержки распространения сигнала при выключении (tPLH ) | 7.0 (макс.) | нс |
3.2 Логические элементы «2И»
Для реализации функции логического умножения сигналов используем микросхему КР1554ЛИ1, состоящую из четырёх независимых логических вентилей в одном корпусе. В проектируемом устройстве задействованы все четыре элемента 2И. На рисунке 3.2 представлено условно-графическое представление этой микросхемы и таблица истинности, где H – высокий уровень напряжения, а L – низкий уровень.
| Входы | Выходы | |
| DIx | DIy | DOn |
| L | L | L |
| L | H | L |
| H | L | L |
| H | H | H |
а) б)
Рисунок 3.2 – Таблица истинности (а) и условно-графическое обозначение (б) микросхемы КР1554ЛИ1
В таблице 2 представлены важнейшие динамические характеристики данной микросхемы в следующих условиях:
– напряжение питания UCC = 5В±0,5В,