Курсовая работа: Розробка схеми електричної принципової МР3 програвача – приставки до ПК

0 - ввімкнено

1 - вимкнено

8

SM_DACT

Активний рівень DCLK

0 - зростаючий

1 - спадаючий

9

SMBYTEORD

Порядок бітів на вході послідовної шини

0 – молодший біт перший

1 – старший біт перший

10

SM IBMODE

Режим SDI

0 – ведомий

1 – ведучий

11

SM IBCLK

Частота DCLK в режимі ведучого

0 – 512 кГц

1 – 1024 кГц

Дані, наведені вище дозволяють зробити висновок про те, що використання в проектованому пристрої цифрового сигнатурного процесора VS1001k цілком обґрунтоване.

2.2 Принцип роботи окремих ВІС з використанням часових діаграм та алгоритмів роботи

В даному розділі представлено дані про роботу типового сигнального процесора та розглянуто характеристики роботи сигнального процесора VS1001k.

Структуру типового представника сім'ї з фіксованою комою МП TMS 320 xC 5 x наведено на рисунку 2.2.1.

Процесор виконано за гарвардською архітектурою, основаною на розподілі шин доступу до вбудованої пам'яті програм і даних. Це дозволяє зробити вибірку команди і даних в одному машинному циклі і забезпечує виконання більшості команд за один цикл.

Сигнальний процесор TMS 320 xC 5 x складається з центрального процесорного пристрою ( CPU ), вбудованої пам'яті програм і даних, багатофун­кціональних периферійних пристроїв, що здебільшого дозволяють позбу­тися додаткової зовнішньої апаратури.

Процесор містить шини: PDATA - шина даних пам'яті програм; PADDR - шина адреси пам'яті програм; DDATA - шина даних пам'яті да­них; DADDR - шина адреси пам'яті даних для незалежного доступу до пам'яті програм і даних.