Курсовая работа: Розробка схеми електричної принципової МР3 програвача – приставки до ПК

- 32-розрядний АЛЛ, який виконує більшість команд за один цикл;

- акумулятор АСС, розділений на два сегменти по 16 розрядів (АССН і ACCL );

- акумуляторний буфер АССВ;

- арифметичний пристрій допоміжних регістрів ARA U ;

- регістровий файл AR 0- AR 7 і регістр INDR ;

- незалежний логічний блок PLU;

- апаратний помножувач 16x16;

- регістри зсуву: регістр масштабування і зсуву SPL , який виконує зсув ліворуч на 0-16 розрядів і призначений для вирівнювання та перетворення даних, узятих з пам'яті; регістр зсуву SFL на виході помножувача; регістр зсуву SR ;

- стек STACK;

- покажчик команд PC;

- мультиплексори MUX.

Рисунок 2.2.1 – Архітектура цифрових сигнальних процесорів

Арифметико-логічний пристрій АЛП. На перший вхід АЛП надходять дані одного з таких пристроїв:

· регістра масштабування і зсуву SPL ;

· регістра зсуву SFL на виході регістра помножувача PREG ;

акумуляторного буфера АССВ.

На другий вхід АЛП дані завжди надходять з акумулятора АСС, а результат виконання операцій надходить також в АСС. Регістр зсуву SR , з'єднаний з виходом АСС, виконує зсув ліворуч на 0-7 розрядів, що відбувається в циклі пересилання даних з АЛП на внутрішню шину даних.

Апаратний помножувач 16x16. Виконує операції над числами зі знаком і без знака. Операнди надходять з пам'яті даних. Один з операндів може бути константою, поданою безпосередньо в команді. Для тимчасового збе­реження одного з операндів використовують 16-розрядний регістр TREG . У 32-розрядний регістр PREG завантажується результат множення.

Регістровий файл, що складається з восьми допоміжних регістрів ( AR 0- AR 1) та індексного регістра ( INDR ) використовують для формування адреси при непрямій адресації. Якщо треба, AR 0- AR 7 можна використовувати для тмчасового збереження, даних, Для щфесації до допоміжних регістрів слугує покажчик допоміжних регістрів ( ARP ). Регістри AR 0- AR 1 завантажуються з пам'яті даних, акумулятора АСС чи операндом, поданим у команді. Уміст AR 0- AR 7 можна зберегти в пам'яті чи використати для обчислень в АЛП.

Арифметичний пристрій ARAU . Разом з регістрами AR 0- AR 7 і INDR його призначено для генерації адреси. Зазвичай AR 0- AR 7 використовують для зберігання адреси, a INDR містить зсув. Прості арифметичні операції (дода­вання, віднімання; інкрементування, декрементування), виконувані в ARA (/з умістом AR 0- AR 1 і INDR , дозволяють реалізувати кілька видів непрямої адресації. Операції в ARAU виконуються одночасно з адресацією до поточної комірки пам'яті. Блок ARA U звільняє АЛП від роботи з обчислення адрес.

Логічний блок PLU виконує операції незалежно від АЛП Результат операцій у PLU не впливає на біти стану АЛП. Перший операнд надходить у PLU з пам'яті даних, другий - з пам'яті чи програм регістра маніпуляції бітами ( DBMR ). Спеціальні логічні команди, виконувані тільки PLU , дозво­ляють у 16-розрядному слові встановлювати та очищувати будь-яку кількість біт у довільній комбінації. Результат операцій у PLU зберігається в тій са­мій комірці пам'яті, звідки було обрано перший операнд. Отже, логічні операції можна виконувати безпосередньо зі змістом будь-якої комірки пам'яті даних, зокрема зі змістом перших 16 портів введення-виведення, що можуть адресуватися як пам'ять даних (адреси 50 H -5 FH ).

Пам'ять. МП TMS 32 QxC 5 x передбачає роздільну адресацію до пам'яті програм, даних і портів введення-виведення. Ємність кожної області пам'яті 64 кбайт 16-розрядних слів. Вбудована в кристалі пам'ять - ROM , SARAM , DARAM знаходиться в загальному адресному просторі пам'яті і може використовуватися як пам'ять програм чи даних.

Пам'ять програм ROM - програмовій маскою пам'ять з можливістю захи­сту від зовнішнього доступу. У МП TMS 320 xC 5 x передбачено два режими ро­боти: мікропроцесорний і мікрокомп'ютерний. У мікрокомп'ютерному режи­мі ROM доступна, у мікропроцесорному - закрита для доступу. Вибір режиму визначається рівнем напруга на вході МР/МС під час скидання. Після старту режим можна змінити програмно. Для зміни режиму роботи в регістрі стану процесорного режиму ( PMST ) передбачено біт керування (МР/МС).

Пам 'ять даних чи програм/даних SARAM ( Single Access RAM ) передбачає виконання однієї операції читання/запис у повному машинному циклі. SARAM складається з незалежних блоків по 2 кбайт чи по 1 кбайт слів. Кожен блок до­пускає одну операцію читання/запис у машинному циклі. Тому в одному ма­шинному циклі CPU може двічі звернутися до SARAM , але тільки тоді, коли звернення відбувається до різних блоків. Цю особливість SARAM треба врахо­вувати під час розподілу пам'яті і написання програм. Ще одна особливість SARAM полягає в тому, що процесор чи інший зовнішній пристрій може звер­татися безпосередньо до SARAM у режимі ПДП. Для ініціалізації доступу до SARAM процесор спочатку запитує доступ до зовнішньої пам'яті (установлює сигнал HOLD ). Після одержання сигналу підтвердження ( HOLDA ) процесор може запросити доступ до SARAM (установлює сигнал BR ). У цьому разі CPU зупиняє всі поточні операції і підтверджує можливість доступу до SARAM (установлює сигнал IAQ ). Пам'ять SARAM можна використовувати для збере­ження тільки даних, програм чи для спільного розміщення програм і даних.

Конфігурація SARAM змінюється програмно за допомогою двох біт конфігурації — OVLY і RAM , що знаходяться в регістрі PMST . Можливість реконфігурації SARAM у процесі виконання програми дозволяє оперативно змінювати розподіл пам'яті МП TMS 320 xC 5 x .

Пам'ять даних DARAM ( Dual Access RAM ) передбачає виконання однієї операції читання й однієї операції запису в повному машинному циклі без конфліктів на внутрішній шині даних. DARAM складається з блоків В, В\, В1. Блоки 51 (32 слова) й 52 (512 слів) використовують тільки як пам'ять даних. Блок В (512 слів) можна використовувати як пам'ять даних чи як пам'ять про­грам. Конфігурація блока В змінюється програмно за допомогою біта конфігу­рації ( CNF ) у регістрі стану ( ST 1). Призначення блока В можна змінювати в процесі виконання програми. Передбачено можливість завантаження блока В програмним кодом із зовнішньої пам'яті з наступним виконанням.

Периферійні пристрої. Сигнальний процесор має такі периферійні пристрої.

Модуль переривання ЇМ ( Interrupt Module ) призначено для обслугову­вання зовнішніх, внутрішніх і програмних переривань.