Курсовая работа: Створення мікропроцесорної системи обробки інформації

В цій мікро ЄОМ присутні пять зовнішніх пристроїв. Таким чином селектор адреси повинен бути більше ніж на пять розрядів, а також він повинен мати інверсні виходи для керування виборкою кристалів які також інверсні. Вище приведений (SN74138N) повністю задовольняє цим вимогам.

Розробка фізичних адрес зовнішніх пристроїв:

А13	А14		А15	CS	Назва пристрою	Фізична адреса
0	0		0	0	RAM1 (2K)	0000H-1FFFH
1	0		0	1	ROM1 (2K)	2000H-3FFFH
0	1		0	2	ROM2 (2K)	4000H-5FFFH
1	1		0	3	ROM3 (1K)	6000H-7FFFH
0	0		1	4	ККіІ	8000Н
1	0		1	5	АЦП	A000Н
0		1	1	6	Інтервальний таймер	C000Н
1		1	1	7	Послідовний інтерфейс	E000H

Рис.5 - Схема підключення процесорного блоку

2.2 Розробка блоку пам’яті (ОЗП і ПЗП)

Ісходні дані:

Кількість комірок зовнішнього ОЗП N_ОЗУ - 2К×8

Вхідні струми:

при логічному 0, I_IL - 1,6 мА

при логічній 1, I_IH - 0,1 мА

Вхідна ємкість логічних схем навантаження, С_I - 5 пФ

Монтажні ємкості усіх ланцюгів (С_м = 20 пФ).

Згідно завдання кількість комірок ОЗП складає N_ОЗУ.

Розрядність ОЗП n_ОЗУ повинна відповідати розрядності обробки даних ЦП.

Інформаційна ємкість С_ОЗУ визначається по формулі:

У якості мікросхеми ОЗП виберемо К537РУ10.

Необхідна швидкодія ОЗП визначається по тимчасовим діаграмам ЦП. Для МК ATmega128 тривалість циклу запису (зчитування) t_С равно 2Т_МТ , де Т_МТ - тривалість машинного такту.

При частоті кварцевого резонатора f_тг = 9 МГц тривалість t_С дорівнює:

Тривалість циклу мікросхеми пам’яті t_cy повинна задовольняти нерівності:

Мікросхему ОЗП виберемо К537РУ10, тому що вона ідеально підходить і не створює збитковості для даного випадку. Для цієї мікросхеми пам’яті ємкість 2К, а розрядність слова 8 біт:

.

Розрахуємо число ВІС ОЗП в ряду матриці:

де n_БИС - розрядність обраної мікросхеми пам’яті.

Визначимо число розрядів стовбців матриці:

де N_БИС - кількість комірок обраної мікросхеми пам’яті.