Курсовая работа: Цифровой фильтр высокой частоты
Рис.10 Импульсная характеристика фильтра
Рис.11 Переходная характеристика фильтра
Рис.12 ФЧХ фильтра
Рис.13 Карта нулей и полюсов фильтра
Данный фильтр является устойчивый, так как все полюса находятся внутри единичной окружности.
Выпишем округленные и отмасштабированные коэффициенты:
| № |
Заданные коэффициенты (DEC) |
Округлённые коэффициенты (DEC) |
Округлённые коэффициенты в дополнительном коде (BIN) |
| b1 | 0.126464868216455 | 8 | 1000 |
| b2 | -0.211575649599258 | -14 | 10010 |
| b3 | 0.211575649599257 | 14 | 1110 |
| b4 | -0.126464868216455 | -8 | 11000 |
| a1 | 1.000000000000000 | -64 | 1000000 |
| a2 | 0.927241545063816 | -59 | 1000101 |
| a3 | 0.888040485768699 | -57 | 1000111 |
| a4 | 0.284717905073458 | -18 | 1101110 |
Таблица 2(??)
(Все коэффициенты отрицательные??)
Выпишем значения импульсной и переходной характеристик:
| № | g(t) | h(t) |
| 0 | 0,125 | 0.125 |
| 1 | -0,334 | -0,209 |
| 2 | 0,415 | 0,206 |
| 3 | -0,244 | -0,0401 |
| 4 | -0,0488 | -0,0882 |
| 5 | 0,148 | 0.0588 |
| 6 | -0,0236 | 0,0354 |
| 7 | -0,0957 | -0,0595 |
| 8 | 0,0678 | 0,00865 |
| 9 | 0,0302 | 0,0354 |
| 10 | -0,0607 | -0,0235 |
Таблица 3
Разработка и обоснование структурной схемы устройства
Фильтр-это основной блок для реализации технического задания.
Для работы фильтр использует дополнительный код. По техническому заданию на входе имеем 8-разрядный параллельный прямой код. Поэтому перед фильтром целесообразно поставить преобразователь прямого кода в дополнительный код.
Так как данные на вход фильтра поступают с различными задержками, для безошибочной работы требуется поставить 8-разрядный параллельный регистр. Также регистры нужны для снижения логической нагрузки на логические элементы, вследствие чего освобождаются ресурсы ПЛИС для выполнения других функций. Так как фильтр тоже задерживает сигнал, то на выходе так же поставим параллельный регистр (разрядность определяется техническим заданием, т.е выходной параллельный регистр будет 16-разрядным).
Семисегментные индикаторы(их два) позволяют контролировать работу ПЛИС. Они указывают младшие разряды выходного сигнала в удобной для пользователя форме. Антидребезговая система убирает дребезг в кнопке управления ПЛИС.
Краткое описание блоков структурной схемы :
1. btn – антидребезговая схема и преобразователь асинхронного сигнала в синхронный.
2. reg_in и reg_out –параллельные параметризированные регистры
3. preobr_cod – преобразователь кода , предназначен для преобразования входного прямого кода в дополнительный код;