Курсовая работа: Устройство сбора данных

Московский Технический Университет Связи и Информатики

Кафедра вычислительной техники и управляющих систем

КУРСОВОЙ ПРОЕКТ

Устройство сбора данных

Группа ПС0702

Хотынский К.С

Вариант №26

Москва 2010

Содержание

Введение

Задание

Структурная схема и состав УСД

Разработка блока выработки адреса ЗУ

Разработка блока выработки адресов каналов коммутатора

Словесное описание цикла сбора данных

Синтез управляющего устройства

Абстрактный синтез УУ

Этап структурного синтеза УУ

Список литературы

Введение

Информационно - измерительные и управляющие цифровые микропроцессорные системы, к которым относится проектируемое устройство сбора данных (УСД), предназначены для измерения, сбора, обработки, хранения и отображения информации с реальных объектов. Такие системы используются практически во всех отраслях народного хозяйства для контроля и управления технологическими процессами, накопления статистических данных. В радиотехнических системах и в технике связи УСД используются для обработки сигналов, функционального контроля каналов связи, диагностирования состояния аппаратуры. Первичная информация в УСД поступает, как правило, по каналам от датчиков в виде аналогового напряжения. В УСД информационные каналы опрашиваются. Поступающие из них мгновенные отсчеты сигналов преобразуются в цифровую форму и помещаются в оперативное запоминающее устройство (ОЗУ) с целью последующей их обработки.

Аппаратура УСД состоит из двух частей - операционного и управляющего устройств (ОУ и УУ). УУ является цифровым автоматом, который вырабатывает в некоторой временной последовательности управляющие сигналы. Существуют два принципиально разных подхода к проектированию микропрограммного автомата: использование принципа схемной логики и программной логики.

Задание

Спроектировать устройство сбора данных (УСД). Имеется F аналоговых каналов. Необходимо, опрашивая их согласно заданной последовательности, получаемые из каналов аналоговые величины с помощью АЦП преобразовывать в цифровую форму (двоичные слова стандартной длины 1 байт = 8 бит) и помещать в последовательные ячейки некоторой области ЗУ, начиная с ячейки, имеющей адрес G.

Цифровая процессорная система, фрагментом которой является проектируемое УСД, имеет в своем составе ЗУ емкостью Q бит.

Нам требуется: Реализовать УСД в виде процессорного устройства, построенного на принципах схемной логики, с доведением его до уровня функционально-логической схемы.

Исходные данные на курсовой проект приведены в таблице 1.

Таблица 1

№ варианта	Число каналов	Объём ОЗУ Кбайт	Тип БИС ОЗУ	Начальный адрес ОЗУ	Период опроса канала мс
26	8	2	КР541РУ2	6800	9.5

Порядок опроса каналов приведен в таблице 2.

Таблица 2

Начальная последовательность каналов	1	2	3	4	5	6	7	8
Порядок опроса каналов	1	3	4	8	2	11	9	7

--> ЧИТАТЬ ПОЛНОСТЬЮ <--