Реферат: Блок сложения двоичных чисел
2. Выбор и обоснование схемы электрической структурной БСДЧ фз
Основой для построения схемы электрической является блок-схема алгоритма, в которой каждая микро операция заменяется блоком комбинационной схемы или устройством, представленным в виде прямоугольников, в которых указываются разрядность входа и выхода. Помимо этого в структурной схеме должны быть указаны у тех устройств которые имеют шины приема, сдвига и выдачи числа (регистры, счетчика и др.,) сигналы синхронизации, которые определяют последовательность выполнения микроопераций во времени.
2.1 Описание состава основных узлов и управляющих сигналов проектируемого блока по схеме электрической структурной
Рг.1 и Рг.2 являются параллельными 10-разрядным регистрами, предназначенными для приема и хранения операндов А и В в прямом коде с фиксированной запятой. Сигналы CS1 и CS2 служат для приема операндов А и В прямом коде на RG1 и RG2. Преобразователь кода Пр.К.1 и Пр.К.2 служат для перевода чисел [A] и [B] из прямого кода в обратно модифицированный. См.1 производит сложения десяти разрядных операндов [A] и [B] в обратно модифицированном коде.
Блок 2 служит для определения флага OVR (переполнения). Преобразователь кода 3 служит для перевода результата [C] из обратно модифицированного в прямой код.
Блок 4 служит для определения флагов S,P,Z.
Регистры Рг.3 служат для хранения и получения десяти разрядного результата [C] и Рг.4 (четырёх разрядный) служит для хранения флагов S,P,Z,OVR (Рг.4).
2.2 Описание принципа работы блока сложения по схеме электрической структурной
В соответствии со схемой электрической структурной (рис. 4) С шины данных поступают числа [А] и [B] в прямом коде, которые записываются по сигналам CS1 и CS2 в регистрах Рг.1 и Рг.2.
После этого число [А] и [B] преобразуются из прямого кода в обратно модифицированный код при помощи логических элементов "исключающих или".
Затем оба числа попадают в сумматор СМ1, где они сложатся и появится результат [С].
Будет произведена проверка на наличие переполнения блоком 2, в случае переполнения на регистр Рг3 поступит уровень логической "1", в противном случае "0".
После чего результат поступит на преобразователь кода и будет преобразована в прямой код.
Произойдёт проверка флагов S, P, и Z, результаты поступят на регистр Рг3.
Затем после выполнения всех операций число будет записано в Рг4 по сигналу CS3 и отправлено на шину данных.
А в Рг5 будут записаны все флаги по сигналу CS4 и затем отправлены на шину данных.
3. Выбор и обоснование схемы электрической функциональной блока сложения двоичных чисел в обратном модифицированном коде
Данная электрическая функциональная схема блока сложения двоичных чисел в обратном модифицированном коде, строится на основе схемы электрической структурной блока сложения двоичных чисел в обратном модифицированном коде.
3.1 Выбор функциональных узлов блока сложения двоичных чисел в обратном модифицированном коде
1.Рг. 1 – параллельный десятиразрядный регистр. Служит для приема числа [А] с шины данных в прямом коде.
2.Рг 2 – параллельный десятиразрядный регистр. Служит для приема числа [В] с шины данных в прямом коде.
3.Рг. 3 – параллельный десятиразрядный регистр. Служит для приема результата [С].
4.Рг 4 – параллельный четырёх разрядный регистр. Служит для приема флагов с блока выработки флагов.
