Реферат: Блок сложения двоичных чисел
4.3 Описание работы проектируемого блока по схеме электрическая принципиальная
На входы регистров Рг.1 микросхем DD1 и DD2 поступает число [А] с 10-и разрядной шины данных в прямом коде на входы D0-D7 микросхемы DD1 и входы D0-D1 микросхемы DD2, с управляющим сигналом CS1.
Аналогично поступает число [B] на микросхемы DD3,DD4.
После, число [А] и [В] в прямом коде поступают на преобразователи кодов построенных на элементах " искл. или " и реализованных на микросхемах DD5-DD10, где операнды [А] и [В] из прямого кода преобразуются в обратно модифицированный код ( в знаковой области поятся второй разряд и число будет 11 разрядное с 2 разрядами в знаковой части ).
Далее операнды поступают на сумматор в обратно модифицированном коде, реализованный тремя четырёх разрядными АЛУ выполняющими операцию сложения (для нормальной работы сумматора на входы Е0 и Е4 уровень логического "0", а на входы М, Е2, Е3 подаём уровень логической "1", в случае переполнения, с выхода С0 на вход С4 следующего АЛУ будет произведён перенос логической "1", в противном случае "0").
Затем происходит проверка результата в обратно модифицированном коде на наличие переноса, данный блок реализован на элементе "искл. или", на входы подаются два разряда из знаковой области результата, и в случае переполнения на выходе будет уровень логической "1", в противном случае "0".
Далее результат в обратно модифицированном коде попадает в преобразователь кода, который построен по такой же технологии что и преобразователь кода описанный ранее.
Далее результат в прямом коде поступает на входы десяти разрядного регистра Рг3 реализованном как сказано выше, на двух восьми разрядных регистрах, с управляющим сигналом CS3.
Затем происходит определение флагов S, P, Z:
Флаг Z – реализован на 3 элементах "3ИЛИ-НЕ" объединённых в один корпус и 1 элементом "3И-НЕ" и 1 элементе "НЕ".
Флаг P - реализован на 6 элементах "искл. или" и 1 элементе "НЕ".
Флаг S – это знак результата.
Эти данные вносятся в четырёх разрядный регистр флагов с управляющим сигналом CS3.
5. Расчетная часть
В данном разделе выполняется расчет:
- времени выполнения операции в разработанном блоке;
- мощности потребляемой блоком;
- параметров надежности блока.
5.1 Расчет времени выполнения операции в БСДЧСПЗ
Основой для расчета послужили:
1. Схема электрическая принципиальная.
2. Таблица 2. Параметры микросхем.
3. Временные диаграммы, разработанные для схемы электрической функциональной.
4. Формулы, выведенные для проведенных ВД.
Время срабатывания для схемы электрической функциональной определяется по формуле:
t1= τзад.Рг1 = 30,5 [нс]
t2 = τзад.Рг2+ τзад.ЛП5+ τзад., DD 11 + τзад. DD 121 + τзад. DD 13 + τзад.,Лп5 =
= 30,5 + 27,5+50+50+50+27,5 = 235,5 [нс]