Рис. 4.4 Функциональная схема анализатора циклового (сверхциклового) синхронизма.

Решающее устройство содержит двоичный счетчик - накопитель по выходу из синхронизма, двоичный счетчик - накопитель по входу в синхронизм и схему совпадения (см. рис. 4.5).

Рис. 4.5 Функциональная схема решающего устройства.

Функциональная схема генератора импульсной последовательности содержит три распределителя импульсов: распределитель разрядных импульсов (РР), распределитель канальных импульсов (РК) и распределитель цикловых импульсов (РЦ), каждый из которых реализован в виде двоичного счетчика и дешифратора, и двух схем совпадения, на выходе одной из них формируется сигнал цикловой синхронизации, а на выходе другой сигнал сверхцикловой синхронизации (см. рис. 4.6).

Функциональная схема всего блока представлена на рисунке 4.7. Рассмотрим работу схемы приемника цикловой и сверхцикловой синхронизации. Накопитель по входу в синхронизм обеспечивает защиту приемника от ложного синхронизма в режиме поиска, когда на вход поступают случайные комбинации группового сигнала, совпадающие с синхросигналом. Обычно накопитель по входу в синхронизм содержит два - три разряда. Накопитель по выходу из синхронизма необходим для исключения ложного нарушения синхронизма. Обычно накопитель по выходу из синхронизма содержит четыре - шесть разрядов.

В режиме синхронизма накопитель по входу в синхронизм заполнен, а накопитель по выходу - пуст. Сигнал наличие синхронизма (НС) на выходе держит накопитель по входу в синхронизм. Случайные кодовые комбинации, совпадающие с кодовой комбинацией синхросигнала, не будут влиять на работу приемника.

При отсутствии кодовой комбинации синхросигнала (КЦС или КСЦС) из-за воздействия помехи или других причин цикловый или сверхцикловый сигнал генератора импульсной последовательности сформирует на выходе анализатора циклового (сверхциклового) синхронизма сигнал отсутствия синхронизма (ОС), который поступит на вход накопителя по выходу из синхронизма. Если нарушения синхронизма кратковременны (1-3 цикла), то следующий сигнал КЦС (КСЦС) совпадет по времени с цикловым или сверхцикловым сигналом от генератора импульсной последовательности и запишет «1» в накопитель по входу в синхронизм, а так как накопитель заполнен, то его выходной сигнал сбросит три младших разряда накопителя по выходу из синхронизма в нулевое состояние и синхронная работа устройства не нарушится.

При длительном нарушении синхронизма накопитель по выходу будет заполнен, на его выходе появится логическая единица и начнется поиск синхронизма. Теперь первый же импульс от опознавателя установит в начальное нулевое состояние разрядный и канальный распределители, а также старший разряд накопителя по выходу из синхронизма.

Следующее опознавание будет произведено ровно через цикл (сверхцикл). Если синхросигнал выделен верно, то в накопитель по входу будет записана «1». При трехкратном совпадении сигналов КЦС (КСЦС) и циклового (сверхциклового) сигналов от генератора импульсной последовательности накопитель по входу в синхронизм заполнится и установит «0» в трех младших разрядах накопителя по выходу из синхронизма (в четвертом разряде накопителя по выходу «0» был установлен ранее). Синхронная работа устройства установлена.

Рис. 4.6. Функциональная схема генератора импульсной последовательности.

2. ФУНКЦИОНАЛЬНАЯ СХЕМА БЛОКА ЦИКЛОВОГО ВЫРАВНИВАНИЯ И КОММУТАЦИИ

На БЛОК ЦИКЛОВОГО ВЫВРАВНИВАНИЯ И КОММУТАЦИИ поступают входящие групповые каналы, и его функция заключается в выравнивании каналов в соответствии с сигналом синхронизации УСТРОИСТВА УПРАВЛЕНИЯ и коммутировании каналов в соответствии с адресом, поступающим с УСТРОЙСТВА УПРАВЛЕНИЯ.

Рассмотрим принцип циклового выравнивания входящих групповых каналов, он заключается в записи в запоминающее устройство информации входящих групповых каналов синхронно с выделенными тактовыми импульсами и считывании их синхронно со станционными импульсами тактовой и цикловой синхронизации.

Для осуществления коммутации необходимо сформировать общий, уплотненный во времени канал, и переставить импульсы из одной временной позиции в другую. Как отмечалось выше технически такую перестановку легко выполнить в запоминающем устройстве, если записывать информацию общего канала последовательно, а считывать в соответствии с картой коммутации.

Объединение процессов циклового выравнивания и коммутации позволяет сократить необходимый объем запоминающего устройства и уменьшить время задержки прохождения информационных сигналов. Для обеспечения данных функций блок ЦИКЛОВОГО ВЫРАВНИВАНИЯ И КОММУТАЦИИ должен содержать утроенное количество запоминающих устройств. Это необходимо для запоминания информации входящих групповых каналов в случае потери синхронизации одного из них (восстановление синхронизма происходит максимум в течение трех циклов). Структурная схема такого устройства представлена на рисунке 4.8.

СТи

В/в КУ

Рис20 Структурная схема блока ЦВПКиК

БЛОК ЦИКЛОВОГО ВЫРАВНИВАЕИЯ И КОММУТАЦИИ

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО КОММУТАЦИИ

ВГК

ВТ_и