Реферат: Обзор архитектуры процессоров Intel

MMX были введены:

восемь дополнительных 64-битных регистра (ММ0...ММ7)

четыре новых целочисленных типа данных. Регистры MMX могут содержать упакованные

64-битные типы данных – упакованные байты, упакованные слова, упакованные

даойные слова и квадро-слова (смотри рисунок).

57 новых инструкций для одновременной обработки нескольких единиц данных

одновременно.

На самом деле, регистры MMX физически расположены в стеке регистров FPU, так что

новых регистров этот процессор не предоставляет, и чередование использования

программой инструкций FPU и MMX приводит к снижению эффективности работы,

связанному с необходимостью пересылок данных из стека в память и обратно. В

принципе, эффективность MMX вызывает некоторые сомнения, так как те функции, для

которых они целесообразны, с неоспоримо большим успехом выполняются графическими

акселераторами, которые уже стали обыденными J. К тому же для использования

новых команд необходима перекомпиляция ПО. Можно предположить, что введение MMX

является первой ступенью в маниакальном стремлении Intel перенести всю работу в

ПК на плечи центрального процессора, получившем дальнейшее распространение в

Katmai (Pentium III) в виде новых KNI (SSE)-команд (вспомним рекламу: Pentium

III – новые возможности Internet, хе-хе).

Блок-диаграмму процессора P55C можно увидеть здесь:

Процессор P6 – Pentium PRO.

Революционная вещь в своём роде. Выпущен где-то в районе 1995 года. Первые

экземпляры были выполнены по 0.6 мкм BiCMOS-технологии. Тройная суперскалярная

архитектура (конвейер имеет 12 уровней и поддерживает динамическое выполнение

инструкций) – возможно выполнение 3-х команд за такт.

Шина адреса расширена до 36 разрядов, соответственно максимальный размер

адресуемой памяти составляет 64 Гб. Разрядность шины данных – 64 бита.

Кэши. Кэш L1 состоит, как и в предыдущих процессорах, из кэша команд + кэша

данных, оба по 8К. На кристалле (!) интегрирован синхронный кэш второго уровня