Реферат: ПЛИС Xilinx семейства Virtex™

Как показано на Рис. 7, в кристалле Virtex созданы локальные трасси­ровочные ресурсы, называемые VersaBlock. Они позволяют реализовать три типа соединений:

1. Связи между таблицами преобразования (LUT), триггерами и глав­ной трассировочной матрицей (ГТМ).

2. Внутренние обратные связи КЛБ, которые создают высокоскорост­ные связи с таблицами преобразования в рамках одного КЛБ и позволяют соединять их в виде цепочек с минимальными задержками распростране­ния сигналов.

3. Прямые трассы, которые создают высокоскоростные соединения с соседними по горизонтали КЛБ, избегая при этом больших задержек, при­сущих трассам ГТМ.

4.4.2. Трассировочные ресурсы общего назначения

Большинство связей в кристаллах Virtex реализуются с помощью трас­сировочных ресурсов общего назначения, и, следовательно, большая часть ресурсов межсоединений связана с этим типом трассировочной иерархии. Трассировочные ресурсы общего назначения расположены в виде горизон­тальных и вертикальных трассировочных каналов и размещены в непосредственной близости от строк и столбцов матрицы, образованной блока­ми КЛБ. Ниже перечислены эти ресурсы:

• Примыкающая к каждому КЛБ главная трассировочная матрица (ГТМ) — это матрица переключателей, с помощью которых комму­тируются горизонтальные и вертикальные трассы и посредством кото­рых блоки КЛБ получают доступ к трассировочным ресурсам общего назначения.

• ГТМ связана в каждом из четырех направлений с соседней ГТМ посредством 24 трасс одинарной длины.

• 96 буферизованных НЕХ-линий трассируют сигналы ГТМ к шести другим ГТМ в каждом из четырех направлений. НЕХ-линии органи­зованы в виде зигзагообразных линий. НЕХ-линии могут подклю­чаться к источникам сигнала только в своих конечных точках или се­рединных (три блока от источника). Одна третья часть НЕХ-линий является двунаправленными, в то время как остальные — однона­правленные.

• 12 длинных линий являются буферизированными, двунаправленными линиями, распространяющими сигналы в микросхеме быстро и эф­фективно. Вертикальные длинные линии имеют протяженность, равную полной высоте кристалла, а горизонтальные длинные линии — полной ширине.

4.4.3. Трассировочные ресурсы для блоков ввода-вывода

Кристалл Virtex имеет дополнительные трассировочные ресурсы, располо­женные по периферии всей микросхемы. Эти трассировочные ресурсы форми­руют добавочный интерфейс между КЛБ и БВВ. Эти дополнительные ресурсы, называемые VersaRing, улучшают возможности закрепления сигналов за кон­тактами и переназначения уже сделанного закрепления, если это требование на­кладывается расположением сигналов на печатной плате. При этом сокращает­ся время изготовления всего проекта, т. к. изготовление и проектирование печат­ной платы можно выполнять одновременно с проектированием FPGA.

4.4.4. Специальные трассировочные ресурсы

Некоторые классы сигналов требуют наличия специальных трассиро­вочных ресурсов для получения максимального быстродействия. В уст­ройстве Virtex специальные трассировочные ресурсы создавались для двух классов сигналов:

• Горизонтальные трассировочные ресурсы создавались для реализа­ции микросхеме шин с тремя состояниями. Четыре разделенные ли­нии шин реализованы для каждой строки КЛБ, позволяя организовы­вать сразу несколько шин в пределах одной строки (Рис. 8).

• Две специальные линии для распространения сигналов быстрого пе­реноса к прилегающему КЛБ в вертикальном направлении.

4.4.5. Глобальные трассировочные ресурсы

Глобальные трассировочные ресурсы распределяют тактовые сигналы и другие сигналы с большим коэффициентом разветвления по выходу на всем пространстве кристалла. Кристалл Virtex имеет два типа глобальных трасси­ровочных ресурсовтназываемых соответственно первичными и вторичными:

• Первичные глобальные трассировочные ресурсы представляют со­бой четыре специальные глобальные сети со специально выделенными входными контактами и связанными с ними глобальными буферами, спроектированными для распределения сигналов синхронизации с высоким коэффициентом разветвления и с минимальными разбегами фронтов. Каждая такая сеть может быть нагружена на входы синхро­низации всех КЛБ, БВВ и BlockRAM — блоков микросхемы. Исто­чниками сигналов для этих сетей могут быть только глобальные бу­феры. Всего имеется четыре глобальных буфера — по одному для каждой глобальной сети.

• Вторичные глобальные трассировочные ресурсы состоят из 24 маги­стральных линий, 12 — вдоль верхней стороны кристалла и 12 — вдоль нижней. По этим связям может быть распространено до 12 уникальных сигналов на колонку по 12 длинным линиям данной колонки. Вторичные ресурсы являются более 'гибкими, чем пер­вичные, т.к. эти сигналы, в отличие от первичных, могут трассиро­ваться не только до входов синхронизации.

4.5. Распределение сигналов синхронизации

Как было описано выше, Virtex имеет высокоскоростные, с малыми ис­кажениями трассировочные ресурсы для распределения сигналов синхро­низации на всем пространстве микросхемы. Типичное распределение це­пей синхронизации показано на Рис. 9.

В микросхему встроено четыре глобальных буфера, два — в середине верхней части микросхемы, два — в середине нижней части. Эти буферы через первичные глобальные сети могут подводить сигналы синхрониза­ции на любой тактовый вход.

Для каждого глобального буфера имеется соответствующий, примыка­ющий к нему контакт микросхемы. Сигнал на вход глобального буфера мо­жет подаваться как с этих контактов, так и от сигналов, трассируемых ре­сурсами общего назначения.

4.5.1. Модули автоподстройки задержки ( DLL )

Полностью цифровая автоподстройка задержки (DLL), связанная с каждым глобальным буфером, может устранять перекос задержек между синхросигналом на входном контакте микросхемы и сигналами на тактовых входах внутренних схем устройства. Каждая DLL может быть нагружена на две глобальные цепи синхронизации. Схема DLL отслеживает сиг­нал синхронизации на входном контакте микросхемы и тактовый сигнал, распределяемый внутри кристалла, затем автоматически устанавливает необходимую задержку. Допол