Реферат: Разработка одноплатного микроконтроллера

Блок сопряжения с магистралями BIU производит все пересылки данных и кодов для EU. Пересылка между МП БИС и памятью или внешними устройствами осуществляется по требованию EU. В то время как EU занят выполнением команд, блок BIU получает последующие в программе коды команд из памяти и сохраняет их в конвеере команд. Конвеер может содержать до шести (8086) и до четырех (8088) кодов команд и выдовать их в EU по мере необходимости без загрузки внешних магистралей. Коды команд подаются в EU последовательно, так как они записаны в программе. Если EU выполняет команду передачи управления, в другое место программы, то BIU очишает конвейер команд, получает код команды из нового адреса, передает его в BIU и начинает заполнять конвейер заново Если EU требует обрашения к памяти или внешнему устройству, то BIU приостанавливает процесс получения команд в конвейер и организует необходимый цикл обмена данными.

Назначение выводов в максимальном режиме работы 1810ВМ88:

Таблица 1.

Об означение	Вывод№	Направление	Назначение
AD0-AD7	9-16	I\O	Шина адрес\данные двунаправленная
A15-A8	2-8. 39	O	Шана адреса 8-15 разряды
A19-A16	35-38	O	Адрес 16-19 разряды
RD	32	O	Строб чтения данных из памяти или ВУ
READY	22	I	Сигнал готовности ВУ или памяти к обмену данными. Если ВУ или память выдает БИС READY=0, то микропроцессор переходит в режим ожидания который будет длится до прихода READY=1
INTR	18	I	Вход маскируемого прерывания
TEST	29	I	Вход програмной проверки готовности устройства в системе. Используется совместно с командой ожидания WAIT. Выполняя эту команду БИС проверяет уровень сигнала на входе «тест». Если TEST=0, то МП БИС переходит к выполнению следующей по порядку команды. Если TEST=1 то БИС вводит холостые такты Т1 и периодически с интервалом 5Т проверяет значение сигнала TEST.
NMI	17	I	Вход не маскируемого прерывания
RESET	21	I	Сигнал начальной установки
CLK	19	I	Вход синхронизации от внешнего генератора. Периуд синхронизации 200-500 нс (те f= 2-5 Мгц)
Vcc	40		Питающее напряжение +5в
GND			Земля
MN\MX			Режим работы минимальный(1)\ максимальный(0)
LOCK	29	O	Блокировка шины. Сигнал на данном выходе информирует устройства системы о том что они не должны пытатся запрашивать шину
QS1	24	O	Сигнал идентефицирующий состояние внутренней четырех байтовой очереди команд микропроцессора
QS0	25	O	Сигнал идентефицирующий состояние внутренней четырех байтовой очереди команд микропроцессора
S1	27	O	Сигнал состояния микропроцессора
S0	26	O	Сигнал состояния микропроцессора
S2	28	O	Сигнал состояния микропроцессора
RQ/GT0 RQ/GT1	30 31	O O	Две одинаковые линии для передачи импульсных сигналов запроса \ подтверждения доступа к локальной шине(каналу) .
HIGH	34	-	Всегда «1» в максимальном режиме

Микропроцессор выпускается в 40-выводном корпусе

Сигналы микропроцессора S1 S2 S3 выдают информацию о типе цикла шины микропроцессора . сигналы состояния подаются на контролер шины, который дешифрирует их и формирует расширенный набор управляющих сигналов. (см.таблицу)

S1	S2	S3	Тип цикла шины
0	0	0	Подтверждение прерывания
0	0	1	Чтение ВУ
0	1	0	Запись ВУ
0	1	1	Останов
1	0	0	Выборка команды
1	0	1	Чтение ЗУ
1	1	0	Запись ЗУ
1	1	1	Цикла шины нет

QS0 QS1 Сигнал идентефицирующий состояние внутренней четырех байтовой очереди команд микропроцессора , действует в течении такта синхронизации после выполнения операции над очередью.

QS0	QS1	Операции над очередью
0	0	Операции нет, в последнем такте небыло выборки из очереди
0	1	Из очереди выбран первый байт команды
1	0	Очередь пуста в результате выполнения команды передачи управления
1	1	Из очереди выбран следующий байт команды

Работа микропроцессора 8088 в максимальном режиме во многом аналогична работе в минимальном однако изменяется значение 8 управляющих сигналов также работа процессора невозможна без контроллера системной шины i8288 (К1810ВГ88). Условно графическое обозначение приведено на рисунке. Структурная схема приведена на рисунке

Назначение выводов контроллера дано в таблице

Обозначение	Вывод	назначение
S0-S3	20,19,18	Входы сигналов состояния МП
CLK	2	Вход сигналов генератора тактовых импульсов
AEN	6	Сигнал управляющий выдачей командных сигналов контроллера которая осуществляется через 115 нс после поступления сигнала AEN
CEN	15	Сигнал управления выдачей командных сигналов управления DEN и PDEN. Действует как определитель возможности использования командных сигналов , формируемых контроллером системной шины при 1 контроллер функционирует нормально, а при 0 все командные сигналы удерживаются в неактивном состоянии. Это используется для для разделения адресного пространства и устранения конфликтов между внешними устройствами подключенными к системной шине.
IOB	1	Сигнал управления режимом работы контроллера при 1 задается режим режим работы с шиной ввода вывода, а при 0 с системной шиной
MRDC	7	Сигнал чтения из памяти
MWTC	9	Запись в память
AMWC	8	Опережающий сигнал записи в память
IORC	13	Ввод информации из ВУ
IOWC	11	Вывод информации в ВУ
AIOWC	12	Опережающий сигнал вывода информации в ВУ
DT/R	4	Направление передачи шинных формирователей
DEN	16	Включение шинных формирователей
ALE	5	Фиксация адресного регистра
MGE/PDEN	17	(При IOB=1) PDEN сигнал включения шинных формирователей (При IOB=0) MGE он управляет считыванием номера ведомого кантроллера прерываний, подлежащего обслуживанию

Тактирование работы МП БИС (к1810ВМ88) осушествляет генератор тактовых импульсов к1810ГФ84 (i8284) генератор включает схемы формирования тактовых импульсов (OSK,CLK,PCLK), сигнала сброса (RESET) , и сигнала готовности (READY). Условно графическое обозначение показано на рисунке 6.

В описываемом контроллере также применяются микросхемы серии К1533, это ригистры шины адреса ИР22, буфер 1533АП6

усиливает сигналы шину данных, логические простые 1533ЛЛ1 и ЛЕ1 а также дешифратор адреса выполненый на 1533ИД7.

Ригистры шины адреса 1533ИР22 предназначены для хранения адреса установленного микропроцессором, по управляющему сигналу ALE он появляется каждый машинный цикл. Условнографическое обозначение приведено на рисунке 7.

Микросхема 1533АП6 восьмиканальный двунаправленный шинный формирователь предназначен для усиления по мощности сигналов шины данных при чтении и записи, показан на рисунке 8.

Микросхема 555ЛЛ1 - 4 логических элемента 2ИЛИ предназначена для формирования сигналов шины управления показана на рисунке 9.

Микросхема 1533ЛЕ1 - 4 логических элемента 2ИЛИ-НЕ предназначена для формирования сигналов шины управления и дешифратора адреса показана на рисунке 10.