Дипломная работа: Методика расчета и оптимизации ячеек памяти низковольтовых последовательных ЭСППЗУ
1 ВВЕДЕНИЕ
2 ОБЩИЕ СВЕДЕНИЯ
2.1 Элементы СППЗУ
2.1.1 Элементы ЭСППЗУ, программируемые с помощью туннельного эффекта
3 МОДЕЛИРОВАНИЕ ЯЧЕЙКИ ЭСППЗУ
3.1 Упрощенная модель ячейки памяти
3.1.1 Расчет Vtun
3.1.2 Расчет пороговых напряжений
3.1.3 Зависимость порогов от времени записи/стирания
3.2 Полная модель ячейки
3.2.1 Расчет плавающего затвора и потенциалов канала
4 ЭКСПЕРИМЕНТАЛЬНАЯ ЧАСТЬ
4.1 Запоминающая ячейка
4.1.1 Методика исследования элементной базы ЭСППЗУ
4.2 Результаты исследования элементной базы
4.2.1 Исследование характеристик туннельного окисла
4.2.2 Эквивалентная схема замещения туннельного окисла
4.2.3 Построение и расчет ячейки ЭСППЗУ
5 ТЕХНИКО-ЭКОНОМИЧЕСКОЕ ОБОСНОВАНИЕ ПРОЕКТА
5.1 Краткая характеристика проведенной работы
5.2 Методика определения сметной калькуляции и цены на ОКР
5.3 Расчет сметной калькуляции, плановой себестоимости и цены на ОКР
6 ОХРАНА ТРУДА И ЭКОЛОГИЧЕСКАЯ БЕЗОПАСНОСТЬ
СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ
1. ВВЕДЕНИЕ
Запоминающие устройства имеют очень широкое применение в самых различных областях электроники, вычислительной техники, контрольно-измерительного оборудования. Они присутствуют везде где необходимо запоминание и хранение любого вида информации. ЭСППЗУ являются одной из разновидностей запоминающих устройств и по своим специфическим особенностям они составляют основу блоков электронной аппаратуры, кредитных и телефонных карточек, устройств где необходимо хранить информацию с отключением источника питания.
В современных условиях основное внимание во всем мире уделяется энергосберегающим технологиям. Развитие электроники связано с уменьшением норм топологического проектирования интегральных схем, и это требует разработки и применения элементной базы интегральных схем с пониженным напряжением питания. Анализ состояния научно-технических разработок зарубежных производителей интегральных микросхем показывает, что все новые разработки выполняются только с 3-х вольтовым напряжением питания. Ряд иностранных фирм, таких как Siemens, Philips, Microchip и др., производят изделия с нижней границей напряжения питания 2,5 В, а их научные подразделения уже разрабатывают приборы с напряжением питания 1,0 В.
В настоящее время на НПО “Интеграл” усилия разработчиков интегральных микросхем направлены на переход на стандарт с пониженным напряжением питания (3 В) и, соответственно, с пониженной потребляемой мощностью электронных приборов. Однако, переход на новый стандарт для некоторого типа приборов связан с определенными трудностями. В частности, это относится для целого направления последовательных ЭСППЗУ, которые сейчас широко используются в серии микросхем для телевизионных приемников и телефонных карточек.
Изделия этого класса имеют некоторые специфические технические характеристики. Так, например, напряжение питания их составляет 5 В, что не позволяет создавать электронные приборы с автономным питанием, использование их в автомобильной электронике, и исключает их прямое согласование с элементной базой основанной на 3-х вольтовом стандарте. Нижняя граница напряжения питания этого класса схем определяется элементной базой, схемотехническими и топологическими решениями узлов ЭСППЗУ, определяющими режимы записи информации в запоминающую ячейку. Существующие решения не позволяют достигать требуемой длительности цикла записи при низком значении напряжения питания (3 В). Это требует оптимизации запоминающих элементов (ячеек).
Целью работы является разработка методики расчета и оптимизации ячеек памяти низковольтовых последовательных ЭСППЗУ. Разрабатываемая модель запоминающей ячейки должна позволить в полном объеме проводить моделирование и расчет ЭСППЗУ.
2. ОБЩИЕ СВЕДЕНИЯ
--> ЧИТАТЬ ПОЛНОСТЬЮ <--