Когда содержимое 8-разрядного реверсивного счетчика станет больше 127 импульсов, на выходе схемы выдачи сигнала «Разрешение» ( восьмой разряд счетчика ) появляется уровень «Лог 1» (сигнал «Разрешение»). Задержка выдачи сигнала «Разрешение» относительно сигнала «Быстрый захват» равна 128 периодам частоты 2000 Гц (64 мс), см. рис. 2.1.2 в.

При наличии сигнала «Быстрый захват» 8-разрядный реверсивный счетчик заполняется до 255 импульсов, после чего прекращается подача импульсов на его вход С, т.к. на выходе CR схемы выдачи сигнала «Разрешение» появляется сигнал переполнения в виде уровня «Лог 0», который, поступая на второй вход мажоритарного элемента 3, закрывает его для прохождения импульсов со входа.

Как только сигнал «Быстрый захват» исчезает, на входе «± 1» схемы выдачи сигнала «Разрешение» появляется уровень «Лог 0». При этом счетчик начинает вычитание последовательности импульсов, поступающих на вход С. После того, как содержимое счетчика уменьшится до 127 импульсов, на выходе схемы выдачи сигнала «Разрешение» устанавливается уровень «Лог 0», т.е. сигнал «Разрешение» снимается.

Сигналы «Разрешение» и «Быстрый захват» поступают на входы 1 и 2 коммутатора 1. В зависимости от уровней этих сигналов на выход 1 коммутатора 1 пропускается частота поиска 12,5 кГц или тактовая частота Fт , а на выход 2 – импульсы «Тизм» или частота с делителя частоты 2. При уровнях сигналов «Разрешение» и «Быстрый захват» в виде «Лог 0» на выход 1 коммутатора 1 пропускается частота поиска 12,5 кГц, что соответствует режиму поиска сигнала. Если сигнал «Быстрый захват» имеет уровень «Лог 1», а «Разрешение» - «Лог 0» или «Лог 1», на выход 1 коммутатора 1 пропускается частота Fт , что соответствует режиму слежения. При уровне сигнала «Быстрый захват» в виде «Лог 0», а сигнала «Разрешение» - «Лог 1», на выходе 1 коммутатора 1 импульсы не выдаются, что соответствует режиму памяти по кольцу слежения.

При появлении сигнала «Разрешение» (уровень «Лог 1»), импульсы «Тизм» с выхода 2 коммутатора 1 поступают на первый вход схемы выдачи сигнала «Исправность». После прихода на первый вход счетчика схемы выдачи сигнала «Исправность» 64-го импульса «Тизм», на выходе устанавливается уровень «Лог 1», который назван сигналом «Исправность». Если сигнал «Разрешение» исчезает, то счетчик схемы выдачи сигнала «Исправность» по входу 3 обнуляется, а с выхода 2 коммутатора 1 на его вход 1 пропускаются импульсы с делителя частоты 2. После прихода 64-го импульса этой частоты на выходе схемы выдачи сигнала «Исправность» устанавливается уровень «Лог 0». Таким образом, сигнал «Исправность» снимается через 64 периода частоты относительно момента снятия сигнала «Разрешение». Период частоты на входе схемы выбирается из условия создания задержки на снятие сигнала «Исправность» относительно снятия сигнала «Разрешение», равной 1 -2 с, см. рис. 2.1.2 г.

Интегратор ошибки представляет собой восьми разрядный счетчик, производящий подсчет поступающих на его вход С импульсов тактовой частоты. На выходе счетчика получается цифровой код соответствующий крутизне наклона пилы управляющего напряжения. На вход «±1» счетчиков поступает сигнал отклонения крутизны модулирующего напряжения «± S».

Сигнал с интегратора ошибки поступает на преобразователь код-напряжение (ПКН). Управляющее напряжение на выходе ПКН определяется по формуле (2.1.2):

Uупр = - Uо • Кпкн, (2.1.2)

где Uупр – управляющее напряжение, В;

Uo – опорное напряжение, В;

Кпкн – коэффициент передачи ПКН.

Управляющее напряжение соответствующее нулевому коду и минимальной высоте определяется по формуле (2.1.3).

Uупр = - 60 / Нмин , В (2.1.3)

где Нмин – высота, соответствующая минимальному коду (Нмин = 10 м ).

Управляющее напряжение определяет крутизну (наклон) пилообразного напряжения на выходе аналогового интегратора.

2.2 Работа блока ПЗК

Работа блока при включении питания или отсутствии отраженного сигнала происходит следующим образом. Допустим, что при включении или отсутствии отраженного сигнала реверсивный счетчик и счетчики схемы выдачи сигнала «Разрешение» обнулены. Уровень «Лог 0» с выхода реверсивного счетчика поступает на вход 1 коммутатора 1.

Уровень «Лог 0», поступающий на вход 1 коммутатора 1, запрещает прохождение на выход 1 коммутатора 1 импульсов, поступающих на вход 3 с выхода счетчика 1, при этом на выходе 1 коммутатора 1 будут действовать импульсы с частотой 12,5 кГц, поступающие на вход 5 коммутатора 1 с входа блока. С выхода 1 коммутатора 1 импульсы частотой 12,5 кГц поступают на коммутатор 2 и на выходной контакт блока. Эта частота используется в качестве тактовой в режиме поиска сигнала, причем, поиск производится от меньших высот к большим.

При обнаружении сигнала на выходе реверсивного счетчика устанавливается уровень «Лог 1», который поступает на вход 1 коммутатора 1 и вход инвертора 1. Уровень «Лог 1» на входе 1 коммутатора 1 разрешает прохождение на выход 1 коммутатора 1 импульсов с выхода счетчика 1, поступающих на вход 3 коммутатора 1 и запрещает прохождение импульсов с частотой 12,5 кГц, поступающих на вход 5 коммутатора 1.

Таким образом, на выход 1 коммутатора 1 проходят импульсы с выхода счетчика 1 и затем, через коммутатор 2, пропускаются на выходной контакт блока.

На тактовые входы счетчиков 3 и 4 с коммутатора 2 поступают импульсы «Fт», а на знаковые - «±S». счетчики производят подсчет импульсов тактовой частоты и на их выходе образуется код. Код с выходов счетчиков поступает на входы ПКН, на выходе которого появляется напряжение управления соответствующее пришедшему коду. Управляющее напряжение с выхода ПКН выдается через выходные контакты блока на усилитель, для регулировки усиления, и модулятор.

В режиме установки высоты внешними сигналами, сигнал «Уст Н» в виде уровня «Лог 1» через преобразователь уровня подаётся на вход инвертора 3 и вход коммутатора 2, на второй вход которого подаётся сигнал с выхода инвертора 3. Это приводит к тому, что коммутатор 2 не пропускает сигналы «± S», «Fт» и «Разрешение» формируемые в блоке. На выходные контакты блока выдаются преобразованные по уровню сигналы «Уст ± S», «Уст Fт», а вместо сигнала разрешение выдается уровень «Лог 1». Изменением уровня сигнала «Уст ± S» и частоты сигнала «Уст Fт» в режиме «Уст Н» обеспечивается режим имитации выдачи выходной информации в диапазоне измеряемых высот.

3 РАСЧЕТНАЯ ЧАСТЬ

3.1 Расчет двоичных кодов для цифровых компараторов

В схемах частотного дискриминатора и полосового фильтра применены цифровые компараторы. Они сравнивают значение кода измеренной частоты с опорными кодами соответствующими переходной частоте и границам полосы пропускания.

Процедура вычисления опорного кода описывается формулой (3.1):

Кх = BIN ( Тх / Ткв ) (3.1)

где - Кх – искомый код опорной частоты;

BIN – операция преобразования в двоичный код;

Тх – период опорной частоты;

Ткв – период кварцевой частоты ( 1600 кГц ).

Переходная частота поддерживается постоянной и равной 30 кГц. Таким образом получается код переходной частоты : 00110101. Т.к. на компараторы подаются только старшие 4 разряда, то код подаваемый на компаратор выглядит так : 0011.

Верхняя частота полосы пропускания постоянна и равна 36 кГц. Код верхней границы полосы следующий : 0101100 , и следовательно на компаратор подается код 0010.

Нижняя частота полосы пропускания постоянна и равна 24 кГц. Код нижней границы полосы таков : 01000010 , значит на компаратор подается следующий код 0100.

3.2 Расчет надежности блока

Важной характеристикой любого устройства является его надежность. Надежность устройства принято оценивать по среднему времени исправной работы. Среднее время исправной работы вычисляется по формуле (3.2.1) :

Т = 1 / Λс (3.2.1)