Контрольная работа: Розробка структурної схеми процесорного елемента та мікропрограми керування для реалізації команди

CJNE A, 00000010b, regR3out

SETB R2_out

JMP end_case1

regR3out:

SETB R3_out

end_case1:

SETB R1_out

SETB Y_out

SETB ALUe0 ; Код операції OR - 0001b

CLR ALUe1 ;

CLR ALUe2 ;

CLR ALUe3 ;

SETB Z_in ; результат - > Z

SETB CLK ; Сигнал синхронізації

CLR CLK

CLR R0_out ; закриваємо всі регістри

CLR R1_out ;

CLR R2_out ;

CLR R3_out ;

CLR Y_out

CLR ALUe0

CLR Z_in

; Z out , Rm_in , End

SETBZ_out ; пересилка результату в регістр R1

; вибір потрібного регістру для пересилки: Z- > Rm

regR0in:

CJNEA, 00000000b, regR1in; в А - лише номер потрібного регістра

SETB R0_in

JMP end_case2