Курсовая работа: Регистровая память типа Магазин
Рис. 7. Временная диаграмма переключений дешифраторов
WE/ – это сигнал WR/ после прохождения через цепочку инверторов, Q1-выход с дешифратора номера элемента (дешифратора), Q2-выход с дешифраторов адреса.
5.3 Блок проверки заполнения памяти
Данный блок предназначен для выявления ситуаций обнуления и переполнения памяти. Если счетчик обнулен то буфер пуст, а если наоборот все разряды счетчика единицы то «буфер полон».Смысл этих сигналов понятен из их названия.
Рис. 8. Схема проверки
5.4 Инкрементор
Инкрементор служит для увеличения адреса при чтении на 1.
6. Функциональная схема блока регистров
На рис. 9 представлена функциональная схема блока регистров памяти
Рис. 9. Схема блока регистров
Блок регистров представляет собой набор из 32-х восьмиразрядных регистров с параллельным вводом и выводом информации. Регистры имеют Z-состояние. Входные данные поступают в блок регистров по 8-разрядной шине. С выхода блока дешифрирования адреса на регистры поступают сигналы разрешения записи и чтения. Сигнал разрешения записи WC является для регистра стробирующим, по нему регистр считывает данные с шины записи. По сигналу чтения RC регистр выходит из Z-состояния и подключается к шине чтения, данные становятся доступными для чтения.
Регистр К561ИР6 имеет вид
Рис. 10. Регистр К561ИР6
7. Параметры некоторых микросхем
7.1 Счетчики
Четырехразрядный двоичный реверсивный счетчик К561ИЕ11 содержит четыре триггера, срабатывающих по положительному фронту на информационных входах. Микросхема имеет следующие входы:
|
Контакт |
Обозначение |
Описание |
|
1 |
SE |
Разрешение предварительной установки |
|
2 |
Q3 |
Выход 4 разряда |
|
3 |
S3 |
Вход 4 разряда |
|
4 |
S0 |
К-во Просмотров: 589
Бесплатно скачать Курсовая работа: Регистровая память типа Магазин
|